數據和進行下一次轉換。

　　CS和RD邏輯信號用于對轉換的初始化和從該芯片中讀取數據。MAX165/166有兩個通用接口方式：慢速存貯器接口方式（slow memory interface mode)和ROM接口方式（ROM interface mode)。另外,MAX166還有一種異步轉換方式（asynchronous conversion mode),在該方式下,MAX166能進行連續的轉換。

　　慢速存貯器接口時序圖如圖4所示。該方式用于和具有等待狀態能力的μP接口（如8085A）,插入等待狀態至少為5μs。當CS和RD為低電平時,對芯片進行了一次存貯器讀操作,從而啟動了一次轉換,BUSY變低。通常,BUSY接不能超過μP的READY引腳,迫使μP進入待,在RD變低之后第止個時鐘脈沖下降沿,采樣保持器將把它所采樣到的信號加以保持。轉換結束時,BUSY信號變為高電平,新的轉換數據將刷新輸出緩沖存貯器。μP讀取該數據即完成了對存貯器的讀操作,MAX165/166的轉換速度很快,因而它所引起的μP的插入等待時間不會太長。對于工作速度較快的μP,如8085A－2,在每一個指令周期開始后測試READY輸入引腳的狀態。為了可靠地插入一個等待周期,在指令周期開始前BUSY應變為低電平。8085A－2提供一個SO狀態信號接于MAX165/166RD輸入引腳。當SO引腳變低時,表示將有一個對MAX165/166的讀操作。慢速存貯器接口方式連接圖如圖5所示。在這種方式下,實際上是利用RD和BUSY信號為作為與μP的“握手”信號,從而實現與μP的信息交換。

　　在ROM方式,μP不需插入一個待狀態,其時序如圖6所示。當RD和CS為低電平時,讀操作有效,上一次的轉換數據被讀取,同時開始新的轉換。轉換開始時,BUSY信號變為低電平,表示轉換正在進行。在BUSY變為低電平以前而RD變為低電平以后第3個時鐘的下降沿,T/H采樣模擬信號。轉換結束時,BUSY變為高電平。再一個讀指令將該次轉換的數據并啟動下一次轉換。注意,在BUSY恢復高是怦以前,RD和CS不能變低,否則不能啟動轉換,因此,只有在BUSY變為高電平以前,才可以對MAX165/166進行一次讀操作。ROM接口方式的連接圖如圖7所示。

　　如圖MAX166的MODE引腳為低電平,MAX166進入連續讀方式（continuousconversion moe),RD和CS信號只用于從轉換器中讀取數據,該方式也叫異步轉換方式,其時序如圖8所示。在這種方式下,MAX166相當于μP的一個ROM,其數據的讀取將不受時鐘的影響。在BUSY的上升沿,MAX166的輸出鎖存器的內容被刷新。當BUSY變高時,如果CS和RD為低電平。鎖存器中的數據將不能被刷新,必須等到CS和RD變為高電平時,鎖存器中的數據才能被刷新。

　　MAX166可以對差動信號進行轉換,輸入信號從AIN+和AIN-輸入,差動輸入電壓范圍為0～2VREF,如果AIN-接基準電壓,AIN+端輸入電壓范圍為1.23～3.69V。MAX166的差動輸入功能有利于抑制低頻共模干擾。轉換開始時,AIN+處的電壓被采樣,該電壓是以AIN-處對地電壓相對穩定。否則,將增加轉換誤差。轉換期間若AIN+發生變化,轉換結果也將產生相同數量的誤差。例如,在5μs的轉換期間,如果有一個對地0.5V的60Hz的共模干擾,在轉換結果中將有小于0.1LSB的誤差。共模干擾引起的誤差隨共模電壓幅度和頻率的增加而升高。

　　為了減小轉換誤差,MAX165/166要求基準源有小的直流和交流阻抗。MAX165/166的基準源分為內部基準源和外部基準源兩種。外部基準源電路如圖10所示。濾波電容可以有效地減小基準源的AC內阻。MAX165/166內部有一個1.23V的能隙基準電壓,為了減小基準電壓的內阻,通常在 REFOUT端與地之間接一個鉭電解或鋁電解與一個0.1μF的瓷片電容并聯。如果選用外部基準,可把REFOUAT端接至VDD端,以禁止內部基準。

　　MAX1655/166既可使用內部時鐘工作,也可使用外部時鐘工作。當使用外部時鐘時,外部振蕩信號加在時鐘引腳CLK上,內部電路將該時鐘二分頻來作為內部時鐘信號。CLK引腳可由74HC系列或4000B系列芯片直接驅動,也可由一個LS系列TTL芯片通過一個5.6kΩ上拉電阻來驅動。外部時鐘的占空比可在70/30和30/70之間變化。為了保證精度,時鐘頻率應低于4MHz。

　　如果在CL引腳的外部接一個RC