測控系統常常需要處理所采集到的各種數字量信號。通常測控系統采用通用MCU完成系統任務。但當系統中采集信號量較多時，僅依靠MCU則難以完成系統任務。所以為了可以解決這個問題，提出了基于ARM技術的多路數字量采集模塊。實現采集多路數字量信號。深圳誠控電子全系模塊，都是基于ARM技術的采集模塊

所以說這個數字量采集模塊主要功能是采集輸入的三十六路數字及脈沖信號，并將編幀后的信號數據上傳給上位機，上位機經解包處理后顯示信號相應的狀態進行判斷。根據設計要求，所測量的三十六路數字信號中，有十五路正脈沖信號。它們均由一個同步脈沖信號觸發，因此需要測量這些正脈沖的寬度和相對于同步信號脈沖的延時。而其他數字信號需要顯示高低電平狀態，其中一路信號是固定頻率信號，需測量其頻率值，上位機要求顯示所采集信號的狀態。

FPGA內部邏輯功能強大，外圍電路設計基于簡單、可靠的原則。三十六路數字信號經光電隔離器進入FPGA主控單元，以供采集；FPGA處理采集到的信號，轉換成數據進行編幀，然后寫入FIFO。USB單片機提取FIFO中的數據，通過USB電纜傳送給上位機，上位機將傳送來的數據解幀，然后顯示所有信號狀態，模塊通過電源接口向各個部分供電。

而采用的光電耦合器件以光為媒介傳輸信息，可使輸入輸出隔離，由于光電耦合器的輸入回路為發光二極管，其輸入阻抗很小，而干擾源的內阻較大，根據分壓原理可知，饋送到光電耦合器輸入端的噪聲干擾電壓變得很小，從而能有效抑制尖峰脈沖及各種噪聲干擾，具有較強的抗干擾性能；另外由于光電隔離器的兩端采用不同的接地方式，因此數字信號地和模塊地被完全隔離。

另外FPGA內部邏輯主要分為數字信號采集、數據緩存和數據讀取、FIFO控制。根據要求，信號采集又分為頻率信號采集、二十路數字信號采集和十五路脈沖信號采集。系統同時采集三組信號，再送入外部FIFO中緩存。由于脈沖信號的數據量較大，時序不匹配，因此在信號采集完后數據還應緩存，然后再經數據編幀送至外部FIFO。內部緩存利用VHDL編寫模塊，但是更簡易的方法是利用FPGA內部的雙口RAM。在數據采集部分中，當同步信號的上升沿到來時，將三個幀標志分別寫入三個緩存，頻率信號數據的幀標志為EB90；二十路數字信號的幀標志為兩個EB91；十五路脈沖信號數據的幀標志為三個EB92。