一、實(shí)驗(yàn)?zāi)康?/p>

熟悉QuartusⅡ的VHDL文本設(shè)計(jì)過(guò)程，學(xué)習(xí)簡(jiǎn)單組合邏輯電路的設(shè)計(jì)、仿真和測(cè)試方法。

二、實(shí)驗(yàn)內(nèi)容

1. 基本命題

完成2選1多路選擇器的文本編輯輸入（mux21a.vhd）和仿真測(cè)試等步驟。最后在實(shí)驗(yàn)系統(tǒng)上進(jìn)行硬件測(cè)試，驗(yàn)證本項(xiàng)設(shè)計(jì)的功能。

2. 擴(kuò)展命題

將設(shè)計(jì)的2選1多路選擇器看成是一個(gè)元件mux21a，利用元件例化語(yǔ)句設(shè)計(jì)能夠滿足圖3-1所示仿真波形的邏輯功能的雙2選1多路選擇器。

圖3-1 仿真波形

三、實(shí)驗(yàn)儀器與器材

計(jì)算機(jī)1臺(tái)，GW48-PK2S實(shí)驗(yàn)箱1臺(tái)，QuartusⅡ6.0 1套。

四、實(shí)驗(yàn)

將實(shí)驗(yàn)原理、設(shè)計(jì)過(guò)程、仿真步驟、仿真波形和分析結(jié)果、硬件測(cè)試實(shí)驗(yàn)結(jié)果寫(xiě)進(jìn)實(shí)驗(yàn)報(bào)告。

2選1多路選擇器設(shè)計(jì)

① 實(shí)驗(yàn)原理

由數(shù)電知識(shí)可知，2選1多路選擇器由2個(gè)數(shù)據(jù)輸入口（IN0，IN1），1個(gè)數(shù)據(jù)選擇端（S1），一個(gè)輸出口（COUTY）構(gòu)成。本程序通過(guò)判斷數(shù)據(jù)選擇端（S1）的取值，將對(duì)應(yīng)的數(shù)據(jù)輸入口（IN0或IN1）輸出。

② 程序設(shè)計(jì)

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY mux21a IS

PORT （ IN0，IN1，S1:in std_logic;

COUTY ： OUT STD_LOGIC）;

END mux21a;

ARCHITECTURE behav OF mux21a IS

BEGIN

COUTY《=IN0 when S1=‘0’ ELSE IN1;

END behav;

③ mux21a仿真波形圖

為了使仿真結(jié)果更為直觀，我們將IN0設(shè)為高電平，IN1設(shè)為低電平。

圖1 mux21a仿真波形圖

由圖1可知，我們可知當(dāng)S1處于高電平時(shí)，COUNT輸出IN1;反之，輸出IN0.所以所設(shè)計(jì)的實(shí)驗(yàn)?zāi)軌驖M足要求。

雙2選1多路選擇器

① 實(shí)驗(yàn)原理

本實(shí)驗(yàn)中直接利用上題的mux21a。由上題可知，mux21a由2個(gè)數(shù)據(jù)輸入口（IN0，IN1），1個(gè)數(shù)據(jù)選擇端（S1），一個(gè)輸出口（COUTY）構(gòu)成。設(shè)有兩個(gè)mux21a，分別為U1和U2。為了充分利用U1和U2的數(shù)據(jù)選擇端，我們將U1的輸出口（COUNT）接到U2的輸入口IN0，這樣U2通過(guò)自身的選擇端（S1）就可以選擇U1的輸出或則自己IN0的輸入數(shù)據(jù)，實(shí)現(xiàn)2選1選擇器到雙2選1多路選擇器的擴(kuò)展。（如圖2所示）

圖2 雙二選一多路選擇器

② 程序設(shè)計(jì)

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY dmux21a IS

PORT （ IN0，IN1，IN2，S0，S1:in STD_LOGIC;

COUTY ： OUT STD_LOGIC）;

END dmux21a;

ARCHITECTURE BHV OF dmux21a IS

COMPONENT MUX21A

PORT（IN0，IN1，S1:IN STD_LOGIC;

COUTY ：OUT STD_LOGIC）;

END COMPONENT;

SIGNAL tmp ： STD_LOGIC;

BEGIN

u1 ： MUX21A PORT MAP（IN0， IN1， S0， tmp）;

u2 ： MUX21A PORT MAP（IN2， tmp， S1， COUTY）;

END BHV;

③ dmux21a 仿真波形圖

圖3dmux21a仿真波形圖

波形圖預(yù)測(cè)：當(dāng)S1=0時(shí)輸出IN2的波形；當(dāng)S1=1，S0=1，輸出IN1的波形；當(dāng)S1=1，S0=0，輸出IN0的波形。

由波形圖可知，方針結(jié)果與預(yù)測(cè)結(jié)果一致。

（2）進(jìn)行本實(shí)驗(yàn)引腳鎖定時(shí)，建議選擇實(shí)驗(yàn)?zāi)Ｊ?（No.5），用鍵1（PIO0）控制端s0；用鍵2（PIO1）控制端s1；a3、a2、a1分別接clock5、clock0和clock2；輸出信號(hào)y接揚(yáng)聲器spkert。通過(guò)短路帽選擇clock0接256Hz信號(hào)，clock5接1024kHz信號(hào)，clock2接8kHz信號(hào)。最后進(jìn)行編輯、下載和硬件測(cè)試實(shí)驗(yàn)（通過(guò)選擇鍵1、鍵2、控制s0、s1，可使揚(yáng)聲器輸出不同音調(diào)）。

表1-1 dmux21a在GWAC6板上目標(biāo)芯片EP1C6Q240C8的引腳鎖定信息

端口名稱端口符號(hào)GWAC6板輸入輸出元件GWAC6板接口目標(biāo)器件引腳備注

控制端s0s0鍵1PIO0233模式No.5

控制端s1S1鍵2PIO1234

輸入信號(hào)3IN2clock5clock5152

輸入信號(hào)2IN1Clock0Clock0153

輸入信號(hào)1IN0Clock2Clock228

揚(yáng)聲器y揚(yáng)聲器SPEAKER174

如表1所示完成元件dmux21a與實(shí)驗(yàn)板引腳的綁定。如圖4所示

圖4 dmux21a與實(shí)驗(yàn)板引腳的綁定

五、實(shí)驗(yàn)思考題

比較圖形編輯輸入與文本編輯輸入的主要差別，談?wù)劺Z(yǔ)句的作用及應(yīng)用時(shí)應(yīng)注意的問(wèn)題。

1、比較圖形編輯輸入與文本編輯輸入的主要差別

使用圖形編輯法的話，我們需要對(duì)邏輯運(yùn)算與硬件結(jié)構(gòu)對(duì)應(yīng)起來(lái)，也就是要懂得將邏輯運(yùn)算轉(zhuǎn)化成硬件電路，這需要有較為扎實(shí)的硬件功底。使用文本編輯輸入的話，我們只需要懂得用VHDL表達(dá)邏輯運(yùn)算，而不必關(guān)心硬件電路的組成，這可以減輕很多硬件設(shè)計(jì)方面的功夫（接線，選用元器件等）。

2、例化語(yǔ)句的作用及應(yīng)用時(shí)應(yīng)注意的問(wèn)題

1） 例化語(yǔ)句的作用是：引入另一個(gè)已經(jīng)設(shè)計(jì)好的組件。

2） 應(yīng)用時(shí)應(yīng)注意的問(wèn)題：

① 要記得將原先已經(jīng)設(shè)計(jì)好的原件放在工程底下。對(duì)于本體來(lái)說(shuō)是mux21a。

② 要將引入的元件與頂級(jí)元件的引腳一一匹配，有需要的話，使用信號(hào)（SINGAL）進(jìn)行消息的傳遞。