1 引言

在數字中頻接收機中，把A／D轉換提前到中頻部分，為保證A／D轉換的動態范圍和系統帶寬，要求低噪聲放大器和自動增益控制AGC（Automatic Gain Control）電路能夠提供大動態范圍的自動增益控制。AGC系統由可變增益放大器和反饋回路組成。反饋回路從可變增益放大器的輸出中提取幅度自動調節可變增益放大器的增益，當輸入可變增益放大器的信號幅度增大時，反饋回路控制其增益按一定關系減?。粶p小時，其增益則按一定關系增大。這樣無論輸入信號的強弱，經AGC放大后都能得到電平基本恒定的輸出信號，從而保證系統的動態范圍。數字AGC的反饋部分由數字處理實現，與模擬AGC相比，降低調試難度而且增強了穩定性、收斂性和精確性。

2 數字AGC的原理與設計

采用ADI公司的可變增益放大器、數字可控增益放大器和FPGA實現大動態范圍的自動增益控制，這兩個增益放大器均采用ADI公司的先進工藝技術，且能提供精確的線性放大，受溫度影響很小。

圖1為數字AGC系統原理框圖，包括可變增益放大器AD603、數字可控增益放大器AD8320、A／D轉換器AD9220、D／A轉換器AD7801，而FPGA用于實現串行轉并行以及根據AD9220的ORT指示引腳進行大動態范圍的自動增益控制。

圖1中，AD603是電壓可控增益放大器，增益由GPOS和GNEG引腳電壓差確定。當GNEG=0.5V，GPOS在0～1 V變化時，AD603增益為-lO～30 dB，增益線性變化率為25 mV／dB。AD7801是8 bit D／A轉換器，其8 bit控制寄存器由FPGA控制CS和WR信號寫入，為AD603的GPOS端口提供增益控制電壓，輸出電壓為0～2．5 V。通過電阻網絡后輸出電壓變為0～1 V，實現AD603的增益可控。AD8320是數字可控增益放大器，具有一個8 bit串行輸入控制端口，可實現256個可編程增益設置，增益與8 bit串行控制字Code的關系為：

Gain（dB）=20log10（0．077×Code+0．316） （1）

式中，Code的范圍為0～255。

該控制接口支持SPI輸入控制標準，包括串行輸入字，時鐘和使能信號，增益變化為-10～26 dB，可達到36 dB的輸出增益范圍，8 bit串行輸入字隨8個CLK上升沿送入移位寄存器（高位在前），在這8個時鐘周期內，使能信號為低時，不更新原來的控制字。經過8個時鐘周期整個新的控制字全部送入移位寄存器后，使能信號變為高，此時，數據鎖存，控制字更新，內部時鐘屏蔽，禁止新的控制字輸入。

由于AD603的控制字為電壓，而AD8320的控制字為8bit控制字，為使用同一個控制字同時控制兩個增益的變化，以達到增大AGC動態范圍的目的。因此，將FPGA產生的8bit串行控制字：一方面經串行轉并行運算送入8 bit D／A轉換器AD7801實現數模轉換，從而由電壓控制字控制AD603的增益變化；另一方面則采用8 bit串行控制字控制AD8320的增益變化，這樣由AD603和AD8320共同控制信號的AGC，當控制字從0～255變化時，理論增益從- 20～56 dB，因此，達到76 dB的動態范圍。

AD9220是12 bit高速A／D轉換器，其輸出范圍指示OTR信號和最高位指示MSB位的真值表和邏輯關系如表1所列。

當模擬輸入信號在A／D轉換范圍內時，OTR引腳產生低電平指示；當模擬輸入信號電平溢出時，OTR引腳產生高電平指示；如果此時MSB位為低，則表示模擬輸入信號電平下溢出，此時應該增大AGC；MSB位為高，則表示模擬輸入信號電平上溢出。FPGA根據OTR信號和MSB位對AGC進行設置和調整。 OTR引腳將保持高電平，直到模擬輸入被調整在A／D轉換范圍內且完成新的A／D轉換。

根據真值表得到AD9220的輸出OTR信號和MSB位與FPGA輸入信號OVER和UNDEROVER具有圖2所示的邏輯和時序關系，其中，邏輯關系圖 2a也反映了AD9220的輸出OTR信號和MSB位與FPGA的輸入信號OVER和UN-DEROVER之間的連接關系。

3 實驗及仿真結果

AD603動態范圍為40 dB且增益由GPOS和GNEG引腳的電壓差確定，并非由數字控制，而AD8320增益由數字控制，但動態范圍只有36 dB。系統設計特點在于用同一個控制字同時更新可變增益放大器AD603和數字可控增益放大器AD8320，這樣，當控制字從0～255變化時，理論上增益為-一20～56 dB，達到76 dB的大動態范圍且增益由數字控制字決定。圖3為單獨的AD8320、AD603以及由同一控制字同時更新AD8320和AD603時控制字與增益的變化關系，可以看出該系統在信號很小時并不十分有效，所以實際AGC的動態范圍達不到76 dB，圖4為輸出信號頻譜圖，在頻率為42 MHz時，最大增益可達61 dB。

數字AGC的功能主要由FPGA程序設計實現，該系統中送入兩個放大器控制字SDATA，由FPGA根據AD9220的輸出范圍指示端OTR信號和最高位指示端MSB位給出，仿真結果如圖5所示。

可見，當A/D轉換器的輸入上溢出時，FPGA輸出8 bit控制字到反饋回路，控制增益字從255逐漸減小，直到A／D轉換器的輸入降低到其動態范圍之內，上溢出標志OVER為0，此時控制字為247，如圖 5a所示；當A／D轉換器的輸入下溢出時，FPGA輸出8 bit控制字到反饋回路，控制增益從上次鎖存的控制字247逐漸增大，直到A／D轉換器的輸入增大到其動態范圍之內，下溢出標志UNDER-OVER為 0，此時控制字為255，如圖5b所示。這樣使不在A／D轉換器動態范圍之內的輸入信號在經數字AGC后，在A／D轉換器的輸入端都能得到電平基本恒定的信號，從而保證系統的動態工作范圍。

4 結束語

該系統設計的創新之處在于采用可變增益放大器AD603、數字可控增益放大器AD8320和FPGA實現大動態范同的自動增益控制，充分利用AD9220的兩個指示輸入信號范圍的輸出端口，利用FPGA編程，同時控制可變增益放大器和數字可控增益放大器，即用同一個控制字同時控制兩個增益變化，達到增大AGC動態范圍的目的，機理簡單，易于實現。該系統設計在一定程度上克服了傳統AGC存在的缺陷，由于控制回路采用FPGA實現，所以響應和收斂速度更快，性能更穩定，從而簡化電子設備的調試，提高電子設備接收能力和接收機的工作性能。

責任編輯：gt