根據電壓控制增益電路理論及放大器設計原理，設計制作了一種基于GaAs工藝的可變增益功率放大器單片微波集成電路（ MMIC）。采用電路仿真ADS軟件進行了原理圖及版圖仿真，研究了增益控制電路在放大器中的位置對性能的影響。最終實現了在6～9GHz頻率范圍內，1 dB壓縮點輸出功率大于33 dBm，當控制電壓在－1～0 V之間變化時，放大器的增益在5～40dB之間變化，增益控制范圍達到了35 dB。將功率放大器與增益控制電路制作在同一個單片集成電路上，面積僅為3.5 mm×2.3 mm，具有靈活易用、集成度高和成本低的特點，可廣泛應用于衛星通信和數字微波通信等領域。

甚小口徑終端（verysmall aperture terminal，VSAT）和數字微波通信（也稱P2P通信）系統為商用微波無線信息傳輸系統，具有覆蓋范圍大、集成化程度高、對所有地點提供相同的業務種類和服容性好、擴容成本低、所需時間短、通信質量好和安裝方便的特點。

功率放大器是微波無線信息傳輸系統的核心元器件，其性能直接影響發射機的作用半徑、線性特性以及整個系統的效率，它通常是系統中成本最高的元器件。當代微波無線信息傳輸系統小型化的趨勢越來越明顯，這就要求元器件的集成度越來越高。

國外開展商用單片功率放大器研究較早，其中日本Eudyna公司的產品性能較佳，占領的市場份額最大，美國Hittite公司和Triquint公司也在近兩年推出了相應的產品。中國在GaAs材料生長和器件研制方面也積極開展了相關的研究工作。

由于該功率放大器應用于商用領域，所以對其性能和成本都有較高的要求，本文通過電路設計，將常規功率放大器的功能進行擴展，增加增益控制功能，能夠在實現系統小型化的同時，降低成本，同時，不會影響功率放大器的輸出功率和效率等相關指標。

本文采用目前制作微波單片集成電路成熟的GaAs贗高電子遷移率晶體管（ pseudomorphic high electron mobility transistor，PHEMT）工藝進行多功能功率放大器的研制，其工藝穩定，成品率高，在縮短研發周期和降低成本方面具有不可替代的地位。本文研制的多功能功率放大器單片集成電路的面積與同樣指標的功率放大器面積一樣，約為8 mm2，傳統室外單元的電壓控制可變衰減器（voltage variable attenuator，VVA）的面積約為1.7 mm2，可見文中的多功能功率放大器將芯片面積節省了17.5%，有利于系統的小型化和成本的降低。

1 增益控制電路的設計原理

增益控制電路的作用是通過改變控制電壓，達到改變放大器增益的目的。增益控制電路在放大器中的位置至關重要，若放置于放大器的末級，會由于自身的損耗而影響輸出功率，放置于中間，會使放大器的中間級因無法將末級推飽和，從而影響效率。通過以上分析，將增益控制電路放置于放大器的第一級。

增益控制電路的原理如圖1所示，由兩個場效應晶體管（field effect transistor，FET）組成，FET1的漏極與FET2的源極連接在一起，射頻信號從FET1的柵極輸入，從FET2的漏極輸出。圖1中：Vc為控制電壓;Vgs為柵壓;Vdd為漏壓;V1表示兩個FET連接點的電壓;Ids為FET1和FET2的漏極到源極的電流，圖1中FET1的源極和FET2的漏極連接于同一節點，所以Ids同時流經FET1和FET2。該電路通過改變Vc的電壓值來改變增益。

圖1 增益控制電路拓撲圖

FET工作在飽和區時的跨導gm，Ids與Vgs的關系如圖2所示。FET1的柵壓Vgs保持不變，則源漏電阻值的變化不會很大，在工作點的阻抗約為10Ω，由歐姆定律可知，V1的電壓值由Ids決定。FET2的漏壓Vds保持不變，Vc變化時，FET2的柵壓相應變化，由圖2的曲線可以看出，當柵壓變化時，gm會產生變化，FET2的放大倍數則相應改變。同時，FET2的柵壓變化時，根據圖3，Ids會有較大的變化。根據之前的分析，Ids變化時，V1的值也會相應產生較大的變化，當V1小于1V時，FET1工作在圖3中的線性區，增益受漏壓影響較大，所以當V1變化時，FET1的放大倍數也會相應變化。這樣，FET1和FET2的增益都受Vc的控制，其共同的增益變化量成為功率放大器的增益變化范圍。

m，Ids與Vgs的關系曲線“》

圖2 gm，Ids與Vgs的關系曲線

ds，Vgs與Ids的關系曲線”》

圖3 Vds，Vgs與Ids的關系曲線

2 功率放大器的設計原理

本文選用中國電子科技集團公司第十三研究所GaAs PHEMT 工藝線的模型進行功率放大器的設計，GaAs PHEMT 場效應管總柵寬1mm的輸出功率為0.6 W，若需要輸出33 dBm，即2W 功率，末級總柵寬需4mm，使用4個功率單元，每個單元總柵寬1 mm。要得到高效率的功率放大器，需要仔細考慮每一級場效應管的總柵寬比，可以達到最大效率。

根據設計目標確定相應的電路拓撲結構，拓撲結構的選擇決定著整個電路的性能，對有源器件進行負載牽引，找出有源器件能夠輸出最大功率時的輸入和輸出阻抗在阻抗圓圖上的位置。本文所用1 mm柵寬模型如圖4 所示，圖4（a）為模型版圖形，用于進行器件建模，圖4（b）為通過測量參數擬合的大信號模型。輸出匹配網絡的設計著眼于最大的功率輸出，拓撲結構如圖5所示。

圖4 1 mm柵寬器件模型

圖5 功率放大器拓撲結構

3 CAD設計仿真與測試結果

按照圖1和圖5的拓撲結構，使用ADS仿真工具結合GaAs PHEMT工藝模型，對電路進行設計和優化。

利用ADS對功率放大器單片集成電路的無源元件進行結構設計和優化，調整電容、帶線等匹配元件的尺寸，對電路的工作頻帶、增益、駐波、輸出功率和效率等參數進行優化，利用ADS中的諧波平衡仿真軟件進行大信號仿真，并對版圖進行電磁場仿真。ADS仿真包括原理圖仿真和版圖仿真，在原理圖仿真中，取得電路各個元件的初值，并按照設計目標進行優化，但是原理圖仿真只考慮了有源器件、金屬帶線等器件的獨立測試模型，并未考慮版圖中器件之間的相互耦合，得到的元件值與實際情況是有差距的。為了精簡單片集成電路面積，器件間距接近單倍線距，必須考慮線間耦合對放大器性能的影響，因此，使用2.5D版圖仿真工具MOMENTUM，采用矩量法對電路的線間耦合及層間耦合進行了電磁場仿真。

圖6 功率放大器的仿真及測試結果

圖6中的虛線是經過優化之后的放大器版圖電磁場仿真結果，實線為測試結果。由圖中可知增益控制范圍為35 dB，1 dB壓縮點輸出功率Po（1 dB）在頻帶內都大于33 dBm，功率附加效率ηPAE大于30%。本文設計的帶增益控制功能的功率放大器單片集成電路采用GaAs工藝進行流片驗證，并進行載體測試，單片集成電路的安裝采用裝架和鍵合工藝，安裝完成的載體如圖7所示。分析仿真和實測結果，增益變化曲線在Vc為0，－0.2，－0.4和－0.6V吻合得較好，在Vc為－0.8V和－1V時有一定的偏差，實測的增益比仿真要低2～4dB，原因可能是當FET的柵壓偏置在－0.8V和－1V時，比較接近夾斷區，模型跨導的擬合準確性較差，實際該偏置下的跨導比模型的擬合值要低。1dB壓縮點輸出功率和功率附加效率的實測曲線和仿真曲線吻合得較好，該兩項指標都是在Vc=－0.6V時進行測試的，此時放大器工作在飽和區，模型擬合值在該區域比較接近實際值，所以該兩項指標與仿真結果吻合得較好。

圖7 載體安裝完成圖

4 結論

在帶增益控制功能的單片集成電路功率放大器設計中，本文分析了增益控制電路原理、增益控制對功率放大器指標的影響;使用電磁場仿真工具，在保證電路性能基礎上精簡版圖面積，極大地降低了單片集成電路成本;通過流片和測試，驗證了單片集成電路設計方法和思路的正確性和可行性;在不增加功率放大器單片集成電路面積和降低性能的情況下加入了增益控制功能，降低了成本，在衛星通信和數字微波通信等領域具有廣泛的應用前景。

責任編輯：gt