隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性（Signal Integrity） 已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一，元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)線的布線等因素，都會(huì)引起信號(hào)完整性的問(wèn)題。

　　對(duì)于PCB布局來(lái)說(shuō)，信號(hào)完整性需要提供不影響信號(hào)時(shí)序或電壓的電路板布局，而對(duì)電路布線來(lái)說(shuō)，信號(hào)完整性則要求提供端接元件、布局策略和布線信息。

　　PCB上信號(hào)速度高、端接元件的布局不正確或高速信號(hào)的錯(cuò)誤布線都會(huì)引起信號(hào)完整性問(wèn)題，從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不工作，如何在PCB板的設(shè)計(jì)過(guò)程中充分考慮信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門(mén)話題。

　　1. 信號(hào)完整性問(wèn)題

　　良好的信號(hào)完整性，是指信號(hào)在需要的時(shí)候能以正確的時(shí)序和電壓電平數(shù)值做出響應(yīng)。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。

　　信號(hào)完整性問(wèn)題能導(dǎo)致或直接帶來(lái)信號(hào)失真、定時(shí)錯(cuò)誤、不正確數(shù)據(jù)、地址和控制線以及系統(tǒng)誤工作，甚至系統(tǒng)崩潰，信號(hào)完整性問(wèn)題不是某單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。

　　IC的開(kāi)關(guān)速度，端接元件的布局不正確或高速信號(hào)的錯(cuò)誤布線都會(huì)引起信號(hào)完整性問(wèn)題。主要的信號(hào)完整性問(wèn)題包括：延遲、反射、同步切換噪聲、振蕩、地彈、串?dāng)_等。

　　2. 信號(hào)完整性的定義

　　信號(hào)完整性是指信號(hào)在電路中能以正確的時(shí)序和電壓做出響應(yīng)的能力，是信號(hào)未受到損傷的一種狀態(tài)，它表示信號(hào)在信號(hào)線上的質(zhì)量。

　　2.1 延遲（Delay）

　　延遲是指信號(hào)在PCB板的導(dǎo)線上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周?chē)橘|(zhì)的介電常數(shù)。

　　在高速數(shù)字系統(tǒng)中，信號(hào)傳輸線長(zhǎng)度是影響時(shí)鐘脈沖相位差的 直接因素，時(shí)鐘脈沖相位差是指同時(shí)產(chǎn)生的兩個(gè)時(shí)鐘信號(hào)，到達(dá)接收端的時(shí)間不同步。

　　時(shí)鐘脈沖相位差降低了信號(hào)沿到達(dá)的可預(yù)測(cè)性，如果時(shí)鐘脈沖相位差太大，會(huì)在接收端產(chǎn)生錯(cuò)誤的信號(hào)，如圖1所示，傳輸線時(shí)延已經(jīng)成為時(shí)鐘脈沖周期中的重要部分。

　　2.2 反射（Reflection）

　　反射就是子傳輸線上的回波。當(dāng)信號(hào)延遲時(shí)間（Delay）遠(yuǎn)大于信號(hào)跳變時(shí)間（Transition Time）時(shí)，信號(hào)線必須當(dāng)作傳輸線。當(dāng)傳輸線的特性阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)功率（電壓或電流）的一部分傳輸?shù)骄€上并到達(dá)負(fù)載處，但是有一部分被反射了。

　　若負(fù)載阻抗小于原阻抗，反射為負(fù)；反之，反射為正。布線的幾何形狀、不正確的線端接、經(jīng)過(guò)連接器的傳輸及電源平面不連續(xù)等因素的變化均會(huì)導(dǎo)致此類(lèi)反射。

　　2.3 同步切換噪聲（SSN）

　　當(dāng)PCB板上的眾多數(shù)字信號(hào)同步進(jìn)行切換時(shí)（如CPU的數(shù)據(jù)總線、地址總線等），由于電源線和地線上存在阻抗，會(huì)產(chǎn)生同步切換噪聲，在地線上還會(huì)出現(xiàn)地平面反彈噪聲（地彈）。

　　SSN和地彈的強(qiáng)度也取決于集成電路的I/O特性、PCB板電源層和平面層的阻抗以及高速器件在PCB板上的布局和布線方式。

　　2.4 串?dāng)_（Crosstalk）

　　串?dāng)_是兩條信號(hào)線之間的耦合，信號(hào)線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。串?dāng)_噪聲源于信號(hào)線網(wǎng)之間、信號(hào)系統(tǒng)和電源分布系統(tǒng)之間、過(guò)孔之間的電磁耦合。

　　串繞有可能引起假時(shí)鐘，間歇性數(shù)據(jù)錯(cuò)誤等，對(duì)鄰近信號(hào)的傳輸質(zhì)量造成影響。實(shí)際上，我們并不需要完全消除串繞，只要將其控制在系統(tǒng)所能承受的范圍之內(nèi)就達(dá)到目的。

　　PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性、基線端接方式對(duì)串?dāng)_都有一定的影響。

　　2.5 過(guò)沖（Overshoot）和下沖（Undershoot）

　　過(guò)沖就是 個(gè)峰值或谷值超過(guò)設(shè)定電壓，對(duì)于上升沿，是指 電壓，對(duì)于下降沿是指 電壓。下沖是指下一個(gè)谷值或峰值超過(guò)設(shè)定電壓。

　　過(guò)分的過(guò)沖能夠引起保護(hù)二極管工作，導(dǎo)致其過(guò)早的失效。過(guò)分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤（誤操作）。

　　2.6 振蕩（Ringing）和環(huán)繞振蕩（Rounding）

　　振蕩現(xiàn)象是反復(fù)出現(xiàn)過(guò)沖和下沖。信號(hào)的振蕩即由線上過(guò)渡的電感和電容引起的振蕩，屬于欠阻尼狀態(tài)，而環(huán)繞振蕩，屬于過(guò)阻尼狀態(tài)。

　　振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過(guò)適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

　　2.7 地電平反彈噪聲和回流噪聲

　　在電路中有較大的電流涌動(dòng)時(shí)會(huì)引起地平面反彈噪聲，如大量芯片的輸出同時(shí)開(kāi)啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過(guò)，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面（O V）上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其他元件的動(dòng)作。

　　負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。

　　由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號(hào)走到模擬地線區(qū)域時(shí)，就會(huì)生成地平面回流噪聲。

　　同樣，電源層也可能會(huì)被分割為2.5 V，3.3 V，5 V等。所以在多電壓PCB設(shè)計(jì)中，對(duì)地電平面的反彈噪聲和回流噪聲需要特別注意。

　　3. 信號(hào)完整性解決方法

　　信號(hào)完整性問(wèn)題不是由某一單一因素引起的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的，主要的信號(hào)完整性問(wèn)題包括反射、振鈴、地彈、串?dāng)_等，下面主要介紹串?dāng)_和反射的解決方法。

　　3.1 串?dāng)_分析

　　串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生不期望的電壓噪聲干擾。過(guò)大的串?dāng)_可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無(wú)法正常工作。

　　由于串?dāng)_大小與線間距成反比，與線平行長(zhǎng)度成正比。串?dāng)_隨電路負(fù)載的變化而變化，對(duì)于相同拓?fù)浣Y(jié)構(gòu)和布線情況，負(fù)載越大，串?dāng)_越大。串?dāng)_與信號(hào)頻率成正比，在數(shù)字電路中，信號(hào)的邊沿變化對(duì)串?dāng)_的影響 ，邊沿變化越快，串?dāng)_越大。

　　針對(duì)以上這些串?dāng)_的特性，可以歸納為以下幾種減小串?dāng)_的方法：

　?。?） 在可能的情況下降低信號(hào)沿的變換速率。通過(guò)在器件選型的時(shí)候，在滿足設(shè)計(jì)規(guī)范的同時(shí)應(yīng)盡量選擇慢速的器件，并且避免不同種類(lèi)的信號(hào)混合使用，因?yàn)榭焖僮儞Q的信號(hào)對(duì)慢變換的信號(hào)有潛在的串?dāng)_危險(xiǎn)。

　?。?） 容性耦合和感性耦合產(chǎn)生的串?dāng)_隨受干擾線路負(fù)載阻抗的增大而增大，所以減小負(fù)載可以減小耦合干擾的影響。

　?。?） 在布線條件許可的情況下，盡量減小相鄰傳輸線間的平行長(zhǎng)度或者增大可能發(fā)生容性耦合導(dǎo)線之間的距離，如采用3W原則（走線間距離間隔必須是單一走線寬度的3倍或兩個(gè)走線間的距離間隔必須大于單一走線寬度的2倍）。更有效的做法是在導(dǎo)線間用地線隔離。

　　（4） 在相鄰的信號(hào)線間插入一根地線也可以有效減小容性串?dāng)_，這根地線需要每1/4波長(zhǎng)就接入地層。

　　（5） 感性耦合較難抑制，要盡量降低回路數(shù)量，減小回路面積，信號(hào)回路避免共用同一段導(dǎo)線。

　?。?）相鄰兩層的信號(hào)層走線應(yīng)垂直，盡量避免平行走線，減少層間的串?dāng)_。

　?。?） 表層只有一個(gè)參考層面，表層布線的耦合比中間層要強(qiáng)，因此，對(duì)串?dāng)_比較敏感的信號(hào)盡量布在內(nèi)層。

　　（8）通過(guò)端接，使傳輸線的遠(yuǎn)端和近端、終端阻抗與傳輸線匹配，可大大減少串?dāng)_和反射干擾。

　　3.2 反射分析

　　當(dāng)信號(hào)在傳輸線上傳播時(shí)，只要遇到了阻抗變化，就會(huì)發(fā)生反射，解決反射問(wèn)題的主要方法是進(jìn)行終端阻抗匹配。

　　3.2.1 典型的傳輸線端接策略

　　在高速數(shù)字系統(tǒng)中，傳輸線上阻抗不匹配會(huì)引起信號(hào)反射，減少和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進(jìn)行終端阻抗匹配，從而使源反射系數(shù)或負(fù)載反射系數(shù)為O。傳輸線的長(zhǎng)度符合下列的條件應(yīng)使用端接技術(shù)：

　　L》tr/2tpd。式中，L為傳輸線長(zhǎng)；tr為源端信號(hào)上升時(shí)間；tpd為傳輸線上每單位長(zhǎng)度的負(fù)載傳輸延遲。

　　傳輸線的端接通常采用2種策略：使負(fù)載阻抗與傳輸線阻抗匹配，即并行端接；使源阻抗與傳輸線阻抗匹配，即串行端接。

　　（1） 并行端接

　　并行端接主要是在盡量靠近負(fù)載端的位置接上拉或下拉阻抗，以實(shí)現(xiàn)終端的阻抗匹配，根據(jù)不同的應(yīng)用環(huán)境，并行端接又可以分為如圖2所示的幾種類(lèi)型。

　?。?） 串行端接

　　串行端接是通過(guò)在盡量靠近源端的位置串行插入一個(gè)電阻到傳輸線中來(lái)實(shí)現(xiàn)，串行端接是匹配信號(hào)源的阻抗，所插入的串行電阻阻值加上驅(qū)動(dòng)源的輸出阻抗應(yīng)大于等于傳輸線阻抗。

　　這種策略通過(guò)使源端反射系數(shù)為零，從而抑制從負(fù)載反射回來(lái)的信號(hào)（負(fù)載端輸入高阻，不吸收能量）再?gòu)脑炊朔瓷浠刎?fù)載端。

　　3.2.2 不同工藝器件的端接技術(shù)

　　阻抗匹配與端接技術(shù)方案隨著互聯(lián)長(zhǎng)度、電路中邏輯器件系列的不同，也會(huì)有所不同。只有針對(duì)具體情況，使用正確、適當(dāng)?shù)亩私臃椒ú拍苡行У販p少信號(hào)反射。

　　一般來(lái)說(shuō)，對(duì)于一個(gè)CMOS工藝的驅(qū)動(dòng)源，其輸出阻抗值較穩(wěn)定且接近傳輸線的阻抗值，因此對(duì)于CMOS器件使用串行端接技術(shù)就會(huì)獲得較好的效果；而TTL工藝的驅(qū)動(dòng)源在輸出邏輯高電平和低電平時(shí)其輸出阻抗有所不同。

　　這時(shí)，使用并行戴維寧端接方案則是一個(gè)較好的策略；ECL器件一般都具有很低的輸出阻抗，因此，在ECL電路的接收端使用一下拉端接電阻來(lái)吸收能量則是ECL電路的通用端接技術(shù)。

　　當(dāng)然上述方法也不是 的，具體電路上的差別、網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的選取、接收端的負(fù)載數(shù)量都是可以影響端接策略的因素，因此在高速電路中實(shí)施電路的端接方案時(shí)，需要根據(jù)具體情況來(lái)選取合適的端接方案，以獲得 的端接效果。

　　4. 信號(hào)完整性分析建模

　　合理進(jìn)行電路建模仿真是 常見(jiàn)的信號(hào)完整性解決方法，在高速電路設(shè)計(jì)中，仿真分析越來(lái)越顯示出優(yōu)越性。它給設(shè)計(jì)者以準(zhǔn)確、直觀的設(shè)計(jì)結(jié)果，便于及早發(fā)現(xiàn)問(wèn)題，及時(shí)修改，從而縮短設(shè)計(jì)時(shí)間，降低設(shè)計(jì)成本。常用的有3 種：SPICE模型，IBIS模型，Verilog-A模型。

　　SPICE是一種功能強(qiáng)大的通用模擬電路仿真器。它由兩部分組成：模型方程式（Model Equation）和模型參數(shù)（Model Parameters）。

　　由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地連接起來(lái)，可以獲得更好的分析效率和分析結(jié)果；IBIS模型是專門(mén)用于PCB板級(jí)和系統(tǒng)級(jí)的數(shù)字信號(hào)完整性分析的模型。

　　它采用I/V和V/T表的形式來(lái)描述數(shù)字集成電路I/O單元和引腳的特性，IBIS模型的分析 主要取決于1/V和V/T表的數(shù)據(jù)點(diǎn)數(shù)和數(shù)據(jù)的 度，與SPICE模型相比，IBIS模型的計(jì)算量很小。

　　5. 仿真驗(yàn)證

　　采用異步收發(fā)報(bào)機(jī)實(shí)例電路來(lái)展示結(jié)果，在仿真環(huán)境下設(shè)置激勵(lì)信號(hào)為50 ns，電源設(shè)置為5V，其他設(shè)置默認(rèn)，對(duì)RTSB網(wǎng)絡(luò)的U3-5腳進(jìn)行仿真，仿真情況如圖3所示：

　　a曲線是端接前的信號(hào)波形，可以看到存在嚴(yán)重的信號(hào)反射；曲線b，c為地端接電阻后的信號(hào)波形，端接電阻值不同；d曲線為戴維南端接后的信號(hào)波形，從圖中可以看出端接電阻可以基本消除反射，缺點(diǎn)是端接電阻到地使地高電平電壓下降，端接電阻到電源使電源低電平升高。

　　6. 結(jié) 語(yǔ)

　　基于微電子技術(shù)的不斷發(fā)展，高速器件的使用和高速數(shù)字系統(tǒng)設(shè)計(jì)越來(lái)越多，系統(tǒng)數(shù)據(jù)速率、時(shí)鐘速率和電路密集度都在不斷增加，對(duì)PCB板的設(shè)計(jì)要求也越來(lái)越高，特別是信號(hào)完整性問(wèn)題。

　　要保證PCB具有良好的信號(hào)完整性就必須綜合多種影響因素，合理布局、布線，從而提高產(chǎn)品性能。