摘 要： 基于System Generator軟件，在xc7z020-1clg484芯片上設計了一種高速盲均衡器。該盲均衡器由延遲模塊、濾波模塊、誤差計算模塊和系數更新模塊構成，采用MCMA算法，使用并行結構和流水線技術。其數據位寬為16 bit，階數為13階，能夠對16QAM和QPSK信號進行均衡，輸入速率達到67 Mb/s。硬件協同仿真結果表明，該高速盲均衡器是有效的。

在無線通信中，由于受多徑效應、噪聲、衰落等的影響，接收端信號不可避免地存在碼間干擾，這樣會限制無線通信系統的最大傳輸率，并導致接收端產生較大的誤碼率。均衡器可以消除碼間干擾，但自適應均衡器具有三大局限性：(1)在多點無線網絡通信中，如果發送的周期性訓練序列被中斷，將導致無法通信；(2)發送周期性的訓練序列增加了系統傳輸的額外開銷，降低了傳輸效率；(3)在一些特殊環境，接收端根本不可能得到發送端的訓練序列[1]。基于以上原因，所以提出了盲均衡器。本文采用QPSK和16QAM兩種調制方式，使用System Generator軟件對其進行設計。首先在Simulink下對MCMA算法進行浮點建模仿真，再利用Xilinx公司模塊進行定點仿真，而后由定點仿真模型直接生成FPGA代碼，最后下載到芯片中進行測試。

1 MCMA盲均衡原理

恒模算法(CMA)是一種在實際生活中廣泛應用的盲均衡算法[2-4]，但是CMA算法存在著信號收斂速度慢、剩余誤差大和相位偏移等局限性。因此，修正恒模算法（MCMA）被提出。MCMA算法[5]將信號的虛部和實部分開進行處理，對信號的虛部和實部分別進行均衡，使其信號中含有相位信息，這樣可以有效地對信道引起的相位偏移進行補償，使星座圖輸出變正。

2 盲均衡器設計

2.1 總體結構
本文利用xc7z020-1clg484芯片實現MCMA算法盲均衡器，由于芯片資源比較豐富，采用了自上而下的設計方法，并采用流水線技術和并行結構。將總體結構按功能分成濾波器模塊、誤差計算模塊、系更新模塊、數據延遲模塊4個模塊，并分別對模塊進行設計。盲均衡器總體結構圖如圖1所示。

2.2 數據延遲模塊設計
數據延遲模塊的輸入信號有I路和Q路，I路代表信號的虛部，Q路代表信號的實部，每一路都是16 bit并行輸入，1 bit為符號位，其余15 bit為小數位的數據。數據延遲模塊的結構示意圖如圖2所示。由于后面設計的濾波器模塊要采用并行結構，完成濾波器輸入信號與所有抽頭系數的相乘，所以數據延遲模塊將均衡器輸入信號（Qdata和Idata)的所有延遲信號(Qdata0~Qdata12和Idata0~Idata12)并行輸出，并將它們輸入到濾波器模塊的輸入端，用于和相應的抽頭系數進行并行相乘。同時，這26路并行數據還將輸入到系數更新模塊，完成所有抽頭系數的并行更新。

2.3 濾波器模塊設計
濾波器的子模塊如圖3所示。濾波器模塊的輸入信號一部分是來自數據延遲模塊輸出的均衡器輸入信號的各延遲信號(Qdata0~Qdata12)和（Idata0~Idata12)，這部分信號的數據寬度為16 bit，1 bit為符號位，其余15 bit為小數位的數據。由于濾波器的抽頭系數是不斷更新的，所以該模塊還有一部分輸入信號來自系數更新模塊更新后的抽頭系數，用于與相應的輸入信號相乘完成卷積運算，這部分信號的數據寬度為16 bit，其中1 bit為符號位，1 bit為整數位，其余14 bit為小數位。濾波器模塊由4路13階FIR濾波器(QFIR0、QFIR1、IFIR0、IFIR1)，一個減法器和一個加法器構成。在本文中，QFIR0、QFIR1、IFIR0和IFIR1采用相同的并行流水線濾波器結構。Qdata0~Qdata12和Idata0~Idata12經過濾波器模塊處理后，IFR0和QFR1信號相減得到虛部輸出信號Y_I(n)，QFIR0和IFR1信號相加得到實部輸出信號Y_Q(n)。這兩路信號的數據位寬都是36 bit，其中1 bit為符號位，5 bit為整數位，其余30 bit為小數位的數據。這兩路信號既要作為盲均衡器的輸出信號，又要經過截取并重新定義，作為誤差模塊的輸入信號。