下圖是 用于N=二-四分頻比的電路,常用雙D-FF或雙JK-FF器件來構(gòu)成,分頻比n>4的電路,則常采用計數(shù)器(如可預(yù)置計數(shù)器)來實現(xiàn)更為方便,一般無需再用單個FF來組合。
下圖的分頻電路輸出占空比均為50%,可用D-FF,也可用JK-FF來組成,用JK-FF構(gòu)成分頻電路容易實現(xiàn)并行式同步工作,因而適合于較高頻的應(yīng)用場合。而FF中的引腳R、S(P)等引腳如果不使用,則必須按其功能要求連接到非有效電平的電源或地線上。
圖2是3分頻電路,用JK-FF實現(xiàn)3分頻很方便,不需要附加任何邏輯電路就能實現(xiàn)同步計數(shù)分頻。但用D-FF實現(xiàn)3分頻時,必須附加譯碼反饋電路,如圖2所示的譯碼復(fù)位電路,強(qiáng)制計數(shù)狀態(tài)返回到初始全零狀態(tài),就是用NOR門電路把Q2,Q1=“11B”的狀態(tài)譯碼產(chǎn)生“H”電平復(fù)位脈沖,強(qiáng)迫FF1和FF2同時瞬間(在下一時鐘輸入Fi的脈沖到來之前)復(fù)零,于是Q2,Q1=“11B”狀態(tài)僅瞬間作為“毛刺”存在而不影響分頻的周期,這種“毛刺”僅在Q1中存在,實用中可能會造成錯誤,應(yīng)當(dāng)附加時鐘同步電路或阻容低通濾波電路來濾除,或者僅使用Q2作為輸出。D-FF的3分頻,還可以用AND門對Q2,Q1譯碼來實現(xiàn)返回復(fù)零。 |
圖3是可逆、可預(yù)置計數(shù)器CD4029構(gòu)成的任意N分頻減法計數(shù)電路,U/D接“L”電平進(jìn)行減法計數(shù),B/D接“L”電平按BCD輸出碼進(jìn)行計數(shù),低位的Co進(jìn)位到高位的CT輸入進(jìn)行進(jìn)位計數(shù),按BCD計數(shù)連接可實現(xiàn)0-299分頻,按二進(jìn)制連接(B/D)端連到VDD上)可實現(xiàn)0-8192分頻,分頻比N值是由并行預(yù)置輸入端P3-P0所加的數(shù)字電平來決定的,可在上述范圍內(nèi)任意設(shè)置。 |
該電路每當(dāng)各級CD4029均計數(shù)到全零狀態(tài)時,各級的Co=“L”電平,通過3輸入NOR門譯碼就在PE端出現(xiàn)正脈沖(tw寬),將各級預(yù)置設(shè)定數(shù)字(圖示123)并行置入內(nèi)部,再開始新的計數(shù)循環(huán),PE端出現(xiàn)的瞬變脈沖就是分頻后的輸出信號,其周期是計數(shù)時鐘CLK(即fin)周期的N倍,脈寬tw是由計數(shù)器延遲時間和NOR門延時之和來決定的,用CD4029和CD4025(三NOR)情況大約tw=0.9us(VDD=5V時),如果需要更寬的脈沖分頻輸出,可以使用單穩(wěn)延時電路如CD4528/4538來作定時展寬。還有CD4029.pdf 的英文datasheet資料。 |
評論
查看更多