SOC芯片類市場的現狀如何？

集成電路的發展已有40 年的歷史，它一直遵循摩爾所指示的規律推進，現已進入深亞微米階段。由于信息市場的需求和微電子自身的發展，引發了以微細加工（集成電路特征尺寸不斷縮小）為主要特征的多種工藝集成技術和面向應用的系統級芯片的發展。隨著半導體產業進入超深亞微米乃至納米加工時代，在單一集成電路芯片上就可以實現一個復雜的電子系統，諸如手機芯片、數字電視芯片、DVD 芯片等。在未來幾年內，上億個晶體管、幾千萬個邏輯門都可望在單一芯片上實現。

SoC ( System - on - Chip)設計技術始于20世紀90年代中期,隨著半導體工藝技術的發展, IC設計者能夠將愈來愈復雜的功能集成到單硅片上, SoC正是在集成電路( IC)向集成系統( IS)轉變的大方向下產生的。1994 年Motorola發布的Flex Core系統(用來制作基于68000和PowerPC的定制微處理器)和1995年LSILogic公司為Sony公司設計的SoC,可能是基于IP ( Intellectual Property)核完成SoC設計的最早報導。由于SoC可以充分利用已有的設計積累,顯著地提高了ASIC的設計能力,因此發展非常迅速,引起了工業界和學術界的關注。

SOC是集成電路發展的必然趨勢，1. 技術發展的必然2. IC 產業未來的發展。

SoC的發展趨勢及存在問題

　　當前芯片設計業正面臨著一系列的挑戰,系統芯片SoC已經成為IC設計業界的焦點, SoC性能越來越強,規模越來越大。SoC芯片的規模一般遠大于普通的ASIC,同時由于深亞微米工藝帶來的設計困難等,使得SoC設計的復雜度大大提高。在SoC設計中,仿真與驗證是SoC設計流程中最復雜、最耗時的環節,約占整個芯片開發周期的50%～80% ,采用先進的設計與仿真驗證方法成為SoC設計成功的關鍵。SoC技術的發展趨勢是基于SoC開發平臺,基于平臺的設計是一種可以達到最大程度系統重用的面向集成的設計方法,分享IP核開發與系統集成成果,不斷重整價值鏈,在關注面積、延遲、功耗的基礎上,向成品率、可靠性、EMI 噪聲、成本、易用性等轉移,使系統級集成能力快速發展。

　　當前無論在國外還是國內,在SoC設計領域已展開激烈的競爭。SoC按指令集來劃分,主要分x86系列(如SiS550) 、ARM 系列(如OMAP) 、M IPS系列(如Au1500 ) 和類指令系列(如M 3Core)等幾類,每一類都各有千秋。國內研制開發者主要基于后兩者,如中科院計算所中科SoC (基于龍芯核,兼容M IPSⅢ指令集) 、北大眾志(定義少許特殊指令) 、方舟2號(自定義指令集) 、國芯C3 Core (繼承M3 Core)等。開發擁有自主知識產權的處理器核、核心IP和總線架構,同時又保證兼容性(集成第三方IP) ,將使我國SoC發展具有更強的競爭力,從而帶動國內IC產業往深度、廣度方向發展。

SoC 技術現狀及其挑戰

當前在微電子及其應用領域正在發生一場前所未有的變革，這場變革是由片上系統(SoC)技術研究應用和發展引起的，從技術層面看，SoC技術是超大規模集成電路發展的必然趨勢和主流，它以超深亞微米VDSM(Deep Submicron)工藝和知識產權IP核復用技術為支撐。

SoC 的由來及其發展
SoC 是20 世紀90 年代出現的概念。隨著時間的不斷推移和SoC 技術的不斷完善，SoC的定義也在不斷的發展和完善。Dataquest定義SOC為"an integrated circuit that contains acompute engine, memory and logicon a single chip"， 即SoC為包含處理器、存儲器和片上邏輯的集成電路。這大致反映了1995 年左右SoC 設計的基本情況。隨著RF電路模塊和數模混合信號模塊集成在單一芯片中，SoC 的定義在不斷的完善，現在的SoC 中包含一個或多個處理器、存儲器模擬電路模塊數模混合信號模塊以及片上可編程邏輯。因此，SoC 定義的發展和完善過程，也大致反映SoC 技術在近15 年的發展趨勢。

國內外SoC 技術的研究及應用現狀

從應用開發的角度來看，SoC 的主要含義是在單芯片上集成微電子應用產品所需的所有功能系統。SoC技術研究內容包括：開發工具、IP及其復用技術、可編程系統芯片、信息產品核心芯片開發和應用、SoC設計技術與方法、SoC制造技術和工藝等。從使用角度來看，SoC有三種類型：專用集成電路ASIC(Application Specific IC)，可編程SoC(System on Programmable Chip)和OEM(Original equipment Manufacturer)型SoC。

國際上SoC 應用設計逐漸從ASIC方向向可編程SoC方向發展。ASIC設計的典型實例主要包括：1994年Motolola的FlexCore系統是基于定制的 68000和PowerPC微處理器；1995年LSI Logic為Sony公司開發的SoC,它包括一個1MIPS的微處理器，存儲器和Sony Logic，這已經被廣泛應用于Sony Playstation視頻游戲中；1996年IBM公司制造了它的第一款SoC ASIC，該系統包括PowerPC 401微處理器、SRAM存儲器、高速的模擬存儲器接口和私有的客戶邏輯。

隨著SoC應用的不斷普及，市場需要更加廣泛的SoC設計。SoC提供商不僅必須拓展系統內部設計能力，而且要直接開發和交付SoC設計套件和方法給客戶。因此，SoC設計逐漸向可編程SoC方向發展。

中國在高新技術研究發展863 計劃中，把SoC作為微電子重大專項列入了2000～2001年度信息技術領域的重大專項預啟動項目，并在IP核的開發、軟硬件協同設計、IP復用、 VDSM設計、新工藝新器件等方面布置了預研性課題，其中IP核的設計和制造是SoC技術中最為關鍵的部分。在中國最適應SoC技術應用開發的SoC類型是可編程SoC技術。

可編程SoC 是在一塊現場可編程芯片上提供產品所需的系統級集成。多家IC提供商已經在可編程SoC的實現方面邁出了可喜的步伐。這些新的器件所提供的系統功能包括處理器、存儲器和可編程邏輯，從而解決了與ASIC相關的NRE（非經常性工程）費用高或制造周期太長的問題。可編程SoC提供了ASIC的高集成度（低功率、小尺寸、低成本）及FPGA的低風險、靈活性和上市快的特性。這也是SoC技術在微電子行業受歡迎的最根本的原因。

目前，已有幾家IC 提供商提供這種類型的可編程SoC。其中比較著名的三個公司是：Atmel、Xilinx和Altera。Atmel公司1999年開發出首個基于 RISC的現場可編程SoC集成電路FPSLIC（Field Programmable System Level IC）——AT40KFPGA。Xilinx公司的SoC芯片型號為Spartan、SpartanII、Virtex、VirtexII、XC4000 和XC9500，Altera公司的SoC芯片型號為APEXEP20KE、Stratix、StratixII和Cyclone系列。

SoC設計技術面臨的挑戰

SoC 設計雖然在過去的十幾年中已經取得了顯著的發展，但是它所面臨的挑戰也是不容忽視的。作為基于IP核的設計，SoC設計主要向兩個方向發展，一是以可重用 IP核為基礎的系統級設計，這主要關心的是IP核間的互連性，同時也是SoC設計面臨的挑戰之一。二是以設計可重用IP核為目的的IP核設計，這主要關心的是IP核的可重用性，同時也是SoC設計面臨的又一個挑戰。對于第一個挑戰，現在通常采用片上總線結構來解決IP核之間的互連性，即核與核之間并非直接相連而是通過片上總線進行互連。典型的互連結構見圖1。使用片上總線結構雖然可以解決IP核間的互連問題，但這同時又出現了另外一個問題。由于不同廠商使用不同的總線結構，例如ARM的AMBA總線，MIPS的EC總線，IBM的CoreConnect總線，因此不同廠商IP核之間的互連幾乎是不可能的。建立一種通用的片上總線結構是VSIA（Virtual Socket Interface Association）一直努力的目標。

最近，提出一種基于片上網絡的互連結構，即IP核之間通過網絡結構來實現數據的傳輸。典型的互連結構見圖2。

這種結構雖然可解決通用總線的問題，但建立一個高效的路由算法是非常必要的。

對于第二個挑戰，要設計一個可重用的IP核應該具有以下的特征：

● 可讀性。這是針對軟核和固核來說的，即使用者對IP核的功能和算法有比較詳細的了解后，才能正確使用和充分發揮IP核的優點。這就要求IP核的提供商采用一種恰當的方法描述設計，使用戶可以方便正確的使用IP核。同時還要采取措施，保護其知識產權不受侵犯。
● 設計的延展性和工藝適應性。IP核是經過精心設計、驗證并且優化的，一經定型就要求其具有一定的應用范圍，即針對不同的設計應用具有一定的適應性。
● 可測性。IP核必須是經過測試驗證的，當用于具體的設計中時，并非一點改變都沒有。因此，IP核的功能和性能還應該被使用方測試，不僅能對其進行單獨的測試并且能在系統的應用環境中進行測試。
● 端口定義標準化。即IP核的端口要有一個統一的定義。
● 版權保護。
● 交付的數據資料完整，方便芯片的集成過程。
除了以上的挑戰之外，伴隨著VLSI技術時鐘頻率超過2.2GHz以及晶體管的特征尺寸縮小到小于0.13μm，對傳統的VLSI設計者來說，SoC設計還將面臨著下面的一些挑戰：
● 由于連接延時的不確定性，在時鐘頻率為10GHz 集成了上億晶體管的VLSI(Very Large Scale Integration)芯片上，時鐘同步是一個關鍵問題，必須通過解決時鐘抖動和減少擺率的技術來減少時序的混亂，一個全局異步局部同步的時鐘策略是絕對必須的。為解決時鐘擺率帶來的問題，推薦采用網狀樹組合結構，而且，分布式PLL也變得很有可能。
● 由于高集成度和頻率，在將來的生產過程中信號完整性問題將變得更加嚴重。
● 在將來的生產過程中，過程變量成為影響時序確定性的潛在因素，因為要控制已經減小的特征尺寸是非常困難的。
● 功耗問題仍然是限制SoC設計的因素。