基于標準單元ASIC設計

基于標準單元的設計是指把一些基本單元乃至具有相當強功能的模塊預先設計好,作為標準單元存入CAD 系統中,構成標準單元庫。設計時從標準單元庫調用所需的單元,排成若干行,行間留有布線通道進行布線。基于標準單元的ASIC 設計有芯片面積利用率高、布通率高、芯片延時均衡性好的特點。

邏輯綜合是基于標準單元ASIC 設計中的重要環節,它是指基于用戶指定的約束,將用硬件描述語言描述的設計轉化為目標工藝庫中門的過程。邏輯綜合起著分水嶺的作用,邏輯綜合效果的好壞直接影響到后端設計的質量,因此是設計者十分關注的問題。綜合優化是根據邏輯綜合結果進行分析,采取各種手段提高主頻,降低面積和功耗,它是提高邏輯綜合質量的重要措施。標準單元設計法中很重要的步驟就是選擇合適的單元庫, 或者自己建立單元庫。單元庫包括邏輯符號庫、功能參數庫和版圖庫, 其中最重要的就是版圖庫。單元庫中的每個標準單元均具有相同的高度, 而寬度則視單元的復雜程度而有所不同, 這樣才能在綜合布局布線時相連成為一個整體。標準單元的版圖除了電源、地線的端口可以從兩側水平引出之外,其他端口都排列在相對的上下兩邊。這樣, 布局時從水平方向上可以方便地將所有標準單元拼接成一行行整齊的排列。互連線則被放置在單元行之間的水平布線通道和單元行兩端的垂直布線通道區內。因此, 設計的第一步首先要建立自己需要的全部庫單元。一些常用的門電路、邏輯電路、觸發器、驅動電路等, 都可以做成標準單元。每個單元的邏輯圖和版圖都要經過規則檢查和仿真驗證后方可使用。建庫等工作都可以用Compass 的后端工具完成。版圖規則一般都是半導體制造廠家專用的, 很少公開, 各個廠家也有所不同。

設計版圖的一個重要原則是要利用盡可能小的面積來完成所需的邏輯。

在版圖編輯的過程中, 需要隨時進行版圖規則檢查(DRC)。

使用標準單元庫進行版圖綜合。

一些常用的門電路、邏輯電路、觸發器、驅動電路非門，與非門、或非門、同或門、異或門、超級緩沖器、多路選擇開關、通用邏輯功能發生器、寄存器（兩相時鐘信號、動態寄存器、準靜態寄存器、RAM存儲單元）加法器、通用邏輯陣列。

對于MGA和CBIC，可以有3種選擇：ASIC供應商提供單元庫；從第三方供應商處購買；自己建立自己的單元庫。無論采用哪種方式，ASIC單元庫的每個單元必須包括：物理版圖、行為級模型、Varilog/VHDL模型、詳細時序模型、測試策略、電路原理圖、單元符號、連線負載模型、布線模型。對于MGA和CBIC單元庫，都需要完成單元設計和單元版圖。