陣列邏輯電路的特點(diǎn)： 邏輯元件在硅片上以陣列形式排列，芯片面積小、用戶自編程、設(shè)計(jì)方便。

典型的陣列邏輯電路有：
RAM 讀/寫存儲(chǔ)器，可按單元地址進(jìn)行數(shù)據(jù)的存入與取出，又稱隨機(jī)存儲(chǔ)器。
ROM 只讀存儲(chǔ)器，即只能讀出而不能寫入的存儲(chǔ)器。它是由地址譯碼器和存儲(chǔ)單元體組成，存儲(chǔ)單元體中的內(nèi)容用戶可以事先決定（用戶可編程），而地址譯碼器是用戶不可編程的。
PLA 可編程序邏輯陣列，是ROM的變種，它的存儲(chǔ)單元體和地址譯碼器都是用戶可編程的。
PAL 可編程序陣列邏輯可編程序陣列邏輯，也是ROM的變種，它的存儲(chǔ)單元體不可編程，而地址譯碼器是用戶可編程的。
GAL 通用陣列邏輯，是一種比PLA和PAL功能更強(qiáng)的陣列邏輯電路。
PGA 可編程門陣列，是一種邏輯功能很強(qiáng)的陣列邏輯電路，可根據(jù)用戶需要對(duì)門陣列中的門電路進(jìn)行互連，以實(shí)現(xiàn)所需的邏輯功能。
PMA 可編程宏單元陣列，是一種比PGA功能更強(qiáng)、集成度更高的陣列電路，在芯片上排列成陣列的除門電路以外還有觸發(fā)器、加法器、寄存器以及ALU等。
PLD 可編程序邏輯器件，是將除了RAM以外的陣列邏輯電路統(tǒng)稱為PLD。
一、ROM
1.基本概念
字：由計(jì)算機(jī)一次可處理的若干二進(jìn)制位組成的序列。
存儲(chǔ)單元內(nèi)容： 存儲(chǔ)單元中存放的二進(jìn)制信息。
地址：存儲(chǔ)單元的編號(hào)。
2.ROM的組成： 主要由存儲(chǔ)單元體和地址譯碼器組成。

W0 、W1、…W15稱為字線
讀出線連接各存儲(chǔ)單元的各位，因此又稱為位線。

3.ROM的工作原理： 地址譯碼器根據(jù)輸入地址選擇某條輸出（稱字線），由它再去驅(qū)動(dòng)該字線的各位線，
以便讀出字線上各存儲(chǔ)單元的內(nèi)容。如圖P37，容量為8×4ROM，保存熔絲表示存入的是“0”，熔斷熔絲表
示存入是“1”。
片選信號(hào) CS=1時(shí)，ROM被禁止； CS=0時(shí)，ROM工作。
地址譯碼器是“與”門的組合，它的輸出是全部地址的最小項(xiàng)，是不可編程的。
存儲(chǔ)單元體是“或”門的組合， “或”的內(nèi)容可由用戶設(shè)置，因此是可編程的。
4.容量較大ROM的結(jié)構(gòu)： 為簡(jiǎn)化地址譯碼器結(jié)構(gòu)，可設(shè)置數(shù)據(jù)選擇器如圖P36，512 ×4 ROM結(jié)構(gòu)的存儲(chǔ)結(jié)構(gòu)不是排成512 ×4 ，而排成64 ×32的存儲(chǔ)結(jié)構(gòu)。
5.利用ROM實(shí)現(xiàn)多變量多輸出的組合邏輯函數(shù)方法是：
（1）把函數(shù)的自變量的輸入作為ROM的地址輸入，把函數(shù)的輸出作為ROM的輸出。
（2）把真值表作為ROM的存儲(chǔ)內(nèi)容。
（3） ROM的輸出就是該組合邏輯函數(shù)。
6. ROM的分類：
PROM 可編程序只讀存儲(chǔ)器，由用戶寫入信息，隨后存儲(chǔ)內(nèi)容不能修改。
EPROM 可改寫ROM，由用戶寫入信息后，還可用紫外線照射進(jìn)行擦除，再由用戶寫入新信息。
EEPROM 功能如同EPROM，但是是用電擦除。
MROM 掩模型只讀存儲(chǔ)器，由制造廠根據(jù)用戶事先提供的內(nèi)容來(lái)設(shè)計(jì)光刻掩模板。
二、PLA(可編程序邏輯陣列）
1.PLA是一種特殊的ROM，它用較少的存儲(chǔ)單元就能存儲(chǔ)大量的信息。下面通過(guò)P38上的例子把一張信息表存
入PLA 的過(guò)程來(lái)說(shuō)明它的原理.由以上可知,PLA由兩部分組成.上半部分是一個(gè)形成P項(xiàng)的二極管“與”陣列
(即譯碼陣列),它和ROM的譯碼器相當(dāng),9條P線稱為PLA的字線;下半部分是形成輸出F的三極管“或”陣列(即
存儲(chǔ)陣列),它相當(dāng)于ROM的存儲(chǔ)矩陣.“或”矩陣容量只需9*8.可見用PLA表存儲(chǔ)信息,它所需存儲(chǔ)容量往往
要比ROM小.
2.PLA的特點(diǎn)：
(1)PLA有一個(gè)地址譯碼器(即“與”陣列),是一個(gè)非完全譯碼器.
(2)PLA中一個(gè)地址可以同時(shí)讀出兩個(gè)或兩個(gè)以上字,此外,多個(gè)地址能訪問(wèn)同一個(gè)P項(xiàng).
(3)PLA中存儲(chǔ)信息是經(jīng)過(guò)化簡(jiǎn)、壓縮后裝入的.
三.可編程序陣列邏輯PAL
PAL的“與”陣列是可編程的,“或”陣列是不可編程的.
四.通用陣列邏輯GAL
通用陣列邏輯(GAL)器件是一咎可用電擦除的,可重復(fù)編程的高速PLD.它與PAL器件的主要區(qū)別在于:
(1)GAL采用可用電擦除 CMOS工藝;
(2)PAL器件的應(yīng)用局限性較大,而GAL的輸出結(jié)構(gòu)有一個(gè)輸出邏輯宏單元(OLMC).