1.必要性分析

現代通訊中數據通訊越來越重要，評估誤碼率是評判傳輸系統性能的最終標準。誤碼率的測試都是作為一個系統指標主要集中在基帶信源碼的測試。隨著系統集成度的復雜性增加，系統功能劃分細化導致了在分機系統中也需要進行誤碼率的測試。接收機，發射機的誤碼測試已經越來越多的出現在我們面前。而誤碼率測試系統所面對的信號已經由傳統的信源信號轉變為模擬的中頻信號，甚至是射頻信號。

2.平臺的組成框圖

系統組成：81250誤碼率分析系統。

如圖1，測試系統由安捷倫ParBERT 81250A 并行誤碼測試系統構成。ParBERT 81250A 并行誤碼測試系統采用VXI模塊化構架，為了滿足用戶不同的測試需求，以及增強系統配置擴展升級的靈活性，系統硬件劃分為前端、數據模塊、時鐘模塊、主機箱，系統控制計算機組成（如下圖所示）。前端決定了數據端口的特性（碼型發生器/誤碼分析器）能力，而數據模塊作為小的機架，承載前端并最終實現其（碼型發生器/誤碼分析器）功能。這樣，數據模塊就能夠對數據碼形（包括用戶自定義數據文件，標準PRBS/PRWS）進行生成、排序和分析。所有數據模塊需要至少一個時鐘模塊驅動，才可以產生/分析相應速率的數據，其作用是產生儀器的公用系統時鐘或頻率。

3.平臺的功能特點

可測試復雜的具有多通道，多種頻率的設備，例如完成數字視頻多路復用器/解復用器（并串轉換器/串并轉換器）電路測試，可利用一個通道向被測設備提供/接收控制信號，并可對來自被測設備的控制信號作出響應可測試多種邏輯電平，如預設CML、LVDS、ECL、PECL、SSTL-2等電平。而且用戶可以自定義邏輯電平。

可生成包含基于存儲器的數據和、或PRBS并支持生成具有報頭和凈荷的數據包。利用嵌套循環，原則上可以生成任何長度數據包。例外可以通過捕獲數據直接生成測試數據包。

在測試過程中，可以自動將預期數據與輸入數據進行對準，無須以手工方式找到正確的采樣點，故可節省時間，一般僅需100ms如果終端上的誤碼率超過了再同步誤碼率的門限，則測量自動實現再同步在改變分析儀時延設置時測量連續進行抖動模擬，用于抖動容限測試

4.儀器的性能參數

5.平臺的配置

81250A： 并行誤碼分析儀系統

81250 #013 IEEE 1394 PC link to VXI

81250 #149 E8403A （VXI 13 slot mainFrame）

E4857A Control software.

E4805B*1 2.7GHz Central Clock Module

E4832A*1 675Mb/s Gen./An. Module

E4838A*2 675Mb/s Generator Front End

E4835A*1 675Mb/s Analyzer Front End

作者：安捷倫科技專家 孫燈亮