隨著人工智能（AI）和機器學習工作負載所需的計算需求不斷增加，由于需要更多的存儲器通道來提供更多的存儲器帶寬，傳統的并行連接DRAM存儲器已經成為下一代CPU的主要障礙。Microchip Technology Inc.（美國微芯科技公司）今日宣布進入存儲器基礎設施市場，推出業內首款商用串行存儲器控制器， 擴展其數據中心產品組合。 SMC 1000 8 x 25G使CPU和其他以計算為中心的SoC能夠在相同封裝尺寸內使用并行連接DDR4 DRAM的四倍存儲器通道。 Microchip的串行存儲器控制器不僅能為計算密集型平臺提供更高的存儲器帶寬和介質獨立性，同時還具備超低時延的特性。

隨著CPU處理內核數量的增加，由于CPU和SoC器件無法在單顆芯片上擴展并行DDR接口的數量，以滿足不斷增長的內核數量的需要，從而導致每個處理內核可用的平均存儲器帶寬有所下降。 SMC 1000 8 x 25G通過符合8位開放式存儲器接口（OMI）的25 Gbps通道與CPU連接，通過72位DDR4 3200接口與存儲器連接，從而大幅減少每個DDR4存儲器通道所需的主機CPU或SoC引腳數量，允許更多的存儲器通道并增加可用的存儲器帶寬。

支持OMI的CPU或SoC可以使用具有不同成本、功耗和性能指標的大量介質類型，而無需為每種類型集成單獨的存儲器控制器。 相比之下，目前的CPU和SoC存儲器接口通常以特定的接口速率鎖定在特定的DDR接口協議，例如DDR4。SMC 1000 8 x 25G是Microchip產品系列中第一款支持介質獨立的OMI接口的存儲器基礎設施產品。

數據中心應用程序工作負載需要基于OMI的DDIMM存儲器產品，以提供與當今基于并行DDR的存儲器產品相同的高性能帶寬和低時延效果。Microchip的SMC 1000 8 x 25G采用創新的低時延設計，與傳統的基于LRDIMM的集成式DDR控制器相比，其時延增量不到4 ns，這表明基于OMI的DDIMM產品的帶寬和時延性能與類似的LRDIMM產品幾乎相同。

Microchip數據中心解決方案業務部副總裁Pete Hazen表示：“Microchip很高興向市場推出業界首款串行存儲器控制器產品。新的存儲器接口技術，如開放式存儲器接口（OMI），使大量的SoC應用能夠支持高性能數據中心應用程序日益增長的存儲需求。 Microchip進軍存儲器基礎設施市場，凸顯了我們致力于提高數據中心性能和效率的決心。”

IBM Power Systems的首席架構師Steve Fields表示：“IBM客戶的工作負載對存儲的需求激增，因此，我們對POWER處理器存儲器接口做出了戰略決策，決定利用OMI標準接口來增加存儲器帶寬。IBM很高興與Microchip合作推出該解決方案。”

SMART Modular、美光（Micron）和三星電子正在開發多個引腳高效的84引腳差分雙列直插式存儲器模塊（DDIMM），容量從16 GB到256 GB，符合JEDEC DDR5標準草案的DDIMM封裝。 這些DDIMM將采用SMC 1000 8 x 25G，并將無縫接入任何符合OMI標準的25 Gbps接口。

OpenCAPI聯盟主席Myron Slota表示：“開放式存儲器接口（OMI）標準提供了一個高引腳效率的串行存儲器接口，因此，大量的CPU和SoC應用可以擴展存儲器帶寬，并在越來越多的新興介質類型（如存儲分級存儲器）之間無縫轉換。OpenCAPI聯盟免費提供主機和目標IP，并將同時啟動一系列措施，以確保符合標準。”

Google LLC平臺基礎架構技術負責人Rob Sprinkle表示：“Google客戶可以從數據密集型應用獲益，例如需要高性能存儲器的機器學習和數據分析。Google強烈支持基于開放標準的舉措，如開放式存儲器接口（OMI），它們能提供高性能的存儲器接口，以滿足帶寬和時延等重要性能目標。”