8253是在單片機(jī)系統(tǒng)常用的定時(shí)/計(jì)數(shù)器接口芯片，他能擴(kuò)展幾個(gè)定時(shí)/計(jì)數(shù)器，而不占用單片機(jī)的cpu時(shí)間，而且在pc機(jī)的應(yīng)用很很廣。

下面介紹8253引腳圖和內(nèi)部結(jié)構(gòu)及引腳定義等。

8253由以下幾個(gè)部分組成：

（1） 數(shù)據(jù)總線緩沖器（8位、三態(tài)、雙向）；

（2） 讀/寫控制邏輯；

CS：片選信號(hào)，低電平有效；

RD：讀信號(hào)，低電平有效；

WR：寫信號(hào)，低電平有效

A1A0：端口選擇信號(hào)

（3） 三個(gè)通道（ 0 ~ 2）；

（4） 一個(gè)控制寄存器；

8253引腳圖

當(dāng)A1A0分別為00 01 10 11時(shí)分別選中三個(gè)通道和控制字寄存器在8088系統(tǒng)中，8088的A1A0分別與8253的A1A0相連在8086系統(tǒng)中，通常將8253的8位數(shù)據(jù)線與8086的低8位相連，即使用偶地址，所以8086的A2A1分別與8253的A1A0相連

Intel 8253是一片具有三個(gè)獨(dú)立的16位計(jì)數(shù)器通道的可編程定時(shí)器/計(jì)數(shù)器芯片。每個(gè)通道都可以編程設(shè)定6種工作方式之一種；

由于8253的讀/寫操作對(duì)系統(tǒng)時(shí)鐘沒(méi)有特殊的要求，因此它幾乎可以應(yīng)用與由任何一種微處理器組成的系統(tǒng)中，可作為可編程的方波頻率發(fā)生器、分頻器、實(shí)時(shí)時(shí)鐘、事件計(jì)數(shù)器和單脈沖發(fā)生器等。

表8-4 控制功能表

計(jì)數(shù)器（0 ~ 2）即三個(gè)計(jì)數(shù)器/定時(shí)器通道。每個(gè)通道包括：8位控制字寄存器、16位計(jì)數(shù)初值寄存器、減一計(jì)數(shù)器和輸出鎖存器。作定時(shí)器用：其CLK端上的輸入脈沖應(yīng)是標(biāo)準(zhǔn)的、精確的；作計(jì)數(shù)器用：對(duì)其CLK端上的脈沖計(jì)數(shù)，脈沖寬度可以不等。采用減一計(jì)數(shù)器，為0時(shí)，從OUT端上輸出一個(gè)脈沖定時(shí)時(shí)間 = 時(shí)鐘脈沖周期X預(yù)置的計(jì)數(shù)初值

例8.5.2： 設(shè)計(jì)一個(gè)程序，使揚(yáng)聲器發(fā)出600Hz頻率的聲音，按下任意鍵聲音停止。PC機(jī)的發(fā)聲系統(tǒng)以計(jì)數(shù)器2為核心。CLK2的輸入頻率1.19MHz，改變計(jì)數(shù)器初值可以由OUT2得到不同頻率的方波輸出對(duì)于600Hz，計(jì)數(shù)初值1.19MHz/600Hz=1938，發(fā)聲系統(tǒng)受8255芯片B口的兩個(gè)輸出端線PB0、PB1的控制。PB0為1，使GATE2為1，計(jì)數(shù)器2能正常計(jì)數(shù)。PB1為1，打開(kāi)輸出控制門。

CODE SEGMENT

ASSUME CS:CODE

START:IN AL， 61H //8253端口

OR AL， 03H

OUT 61H， AL

MOV AX， 1983

OUT 42H， AL

MOV AL， AH

OUT 42， AL

MOV AH， 01H

INT 21H

IN Al， 61H

AND AL， 0FCH

OUT 61H， AL

MOV AH， 4CH

INT 21H

CODE ENDS

END START