衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何使用基本VHDL和Basys3板構建秒表

454398 ? 來源:網絡整理 ? 作者:佚名 ? 2019-11-04 10:09 ? 次閱讀

歡迎訪問有關如何使用基本VHDL和Basys 3板構建秒表的說明。我們很高興與您分享我們的項目!這是2016年秋季在SLO的Cal Poly開設的CPE 133課程(數字設計)的最終項目。我們構建的項目是一個簡單的秒表,用于啟動,重置和暫停時間。它以Basys3板上的三個按鈕作為輸入,并且時間顯示在板的四位數七段顯示器上。經過的時間以 seconds:厘秒格式顯示。它使用開發板的系統時鐘作為輸入來跟蹤經過的時間,并將時間輸出到七段顯示器的四位數。

步驟1:材料

該項目所需的材料:

從Xilinx安裝了1臺裝有Vivado Design Suite WebPack的計算機(首選版本2016.2)

1 Digilent Basys3 Xilinx Artix-7 FPGA

1 USB端口電纜

步驟2:設置輸入和輸出

上圖顯示了秒表主模塊的頂級框圖。秒表接受輸入“ CLK”(時鐘),“ S1”(開始按鈕),“ S2”(暫停按鈕)和“ RST”(復位),并具有4位輸出“陽極”,7位輸出“段”和一位輸出“ DP”(小數點)。當輸入“ S1”為高時,秒表開始計時。當“ S2”為低時,秒表暫停時間。當“ RST”為高電平時,秒表將停止并重置時間。電路中有四個子模塊:時鐘分頻器,數字計數器,七段顯示驅動器和七段顯示編碼器。秒表主模塊將所有子模塊鏈接在一起,并鏈接到輸入和輸出。

步驟3:制作時鐘

時鐘分頻器模塊接收一個系統時鐘,并使用一個除數輸入來創建一個不大于系統時鐘速度的時鐘。秒表使用兩個不同的時鐘模塊,一個創建一個500 Hz的時鐘,另一個創建一個100 Hz的時鐘。時鐘分頻器的原理圖如上圖所示。時鐘分頻器接收一個位輸入“ CLK”,一個32位輸入“除數”和一個位輸出“ CLKOUT”。 “ CLK”是系統時鐘,“ CLKOUT”是結果時鐘。該模塊還包括一個“非”門,當計數達到除數的值時,它將切換信號“ CLKTOG”。

步驟4:計數到十

數字計數器對從0到10的每個數字進行計數,并為下一個數字創建另一個時鐘,以使該數字在計數達到10時振蕩。模塊接收3個單位輸入“ S”, “ RST”和“ CLK”并產生一個單位輸出“ N”和一個4位輸出“ D”。輸入“ S”是輸入中的啟用。當“ S”為高電平時,時鐘打開;當“ S”為低電平時,時鐘關閉。 “ RST”是復位輸入,因此當“ RST”為高電平時時鐘將復位。 “ CLK”是數字計數器的時鐘輸入。 “ N”是時鐘輸出,成為下一位數字的輸入時鐘。輸出“ D”表示計數器所在數字的二進制值。

步驟5:顯示數字

這七個-segment顯示編碼器將對從七段顯示驅動器模塊接收到的二進制數進行編碼,并將其轉換為比特流,對于每個顯示段,該比特流將被解釋為“ 1”或“ 0”值。二進制數由模塊作為4位輸入“數字”接收,并產生7位輸出“段”。該模塊由一個單例處理塊組成,該塊為從0到9的每個可能的輸入值分配一個特定的7位流。七位流中的每個位代表顯示器上數字的七個部分之一。流中各段的順序為“ abcdefg”,其中“ 0”表示為給定數字點亮的段。

步驟6:如何顯示秒表

在七段顯示驅動器模塊中,有四個4位輸入“ D0”,“ D1”,“ D2”和“ D3”,每個輸入代表4位數字。被顯示。輸入“ CLK”是系統的時鐘輸入。一位輸出“ DP”代表七段顯示器上的小數點。 4位輸出“ Anodes”確定顯示七段顯示器上的哪個數字,而4位輸出“ temp”取決于2位控制輸入“ SEL”的狀態。該模塊使用4個多路復用器作為控制輸入“ SEL”和三個輸出。 “陽極”,“溫度”和“ DP”。

第7步:將它們整合在一起

一個從中運行的‘if’過程塊500Hz時鐘用于創建開始和暫停按鈕。然后,通過聲明每個單獨的子模塊的組件并使用各種信號,將秒表主模塊中的所有子模塊鏈接在一起。數字子模塊采用前一個數字子模塊的時鐘輸出,第一個采用100Hz時鐘。然后,數字子模塊的“ D”輸出變為七段顯示驅動器模塊的“ D”輸入。最后,七段顯示驅動程序模塊的“ temp”輸出變為七段編碼器模塊的“ temp”輸入。

步驟8:約束

使用3個按鈕(W19,T17和U18)輸入“ RST”,“ S1”和“ S2”。 W19是重置按鈕,T17是開始按鈕(S1),而U18是暫停按鈕(S2)。還需要使用端口W5限制時鐘輸入的輸入。另外,請記住將此行添加到時鐘約束中:

create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK}]

也請鏈接陽極和電路板上的分段,因此秒表顯示在約束文件中所示的七段顯示器上。

步驟9:測試

通過按三個按鈕來確保設備正常工作:以各種可能的方式推動并按住它們,以便發現代碼中可能存在的問題。
責任編輯:wv

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • vhdl
    +關注

    關注

    30

    文章

    817

    瀏覽量

    128345
  • 秒表
    +關注

    關注

    3

    文章

    77

    瀏覽量

    22069
  • basys3
    +關注

    關注

    0

    文章

    4

    瀏覽量

    4496
收藏 人收藏

    評論

    相關推薦

    MT-HIL(4):如何在Simulink下使用HDL Coder導出FPGA/VHDL代碼

    vhdl
    芒果樹數字
    發布于 :2025年01月10日 17:22:17

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 Verilog :Verilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學習曲線較平緩。它支持結構化編程,代碼更直觀,易于
    的頭像 發表于 12-17 09:44 ?355次閱讀

    求助vhdl

    vhdl 技術
    發表于 11-13 11:35

    Verilog vhdl fpga

    相關專業,具有良好的專業基礎知識。 感興趣可滴滴 JYHXDX534 2.工作年限不限,有工作經驗或優秀應屆畢業生亦可。 3.對FPGA芯片架構和資源有深入的理解,精通Verilog HDL、VHDL
    發表于 11-12 16:40

    使用低成本MSP430 MCU簡化7段LED秒表應用說明

    電子發燒友網站提供《使用低成本MSP430 MCU簡化7段LED秒表應用說明.pdf》資料免費下載
    發表于 09-13 10:12 ?0次下載
    使用低成本MSP430 MCU簡化7段LED<b class='flag-5'>秒表</b>應用說明

    verilog設計之基于basys3實現的簡易分秒數字鐘

    基于basys3實現的簡易分秒數字鐘
    發表于 09-03 14:15 ?0次下載

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構及應用,熟悉圖像算法的FPGA實現。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法 fpga實現經驗優先。 4.本科及以上學歷,碩士優先。具有強烈的責任心,執行力,良好的溝通能力和團隊合作能力。
    發表于 09-02 15:50

    【龍芯2K0300蜂鳥試用】SDK部署與構建

    }mkimage,沒有的話才用系統的mkimage,如果將uboot構建出來的mkimage放在這里,它就會優先用。 再次執行make uImage -j8完成構建,得到uImage 3.buildroot
    發表于 09-02 00:15

    使用RT-Thread的scons構建系統來編譯ESP32C3固件?

    我正在嘗試使用 RT-Thread 的 scons 構建系統來編譯 ESP32C3 固件。目前 ESP32C3 的 bsp 已經被社區小伙伴們 PR 到 RT-Thread 主倉庫了([[url
    發表于 06-07 06:18

    Verilog到VHDL轉換的經驗與技巧總結

    Verilog與VHDL語法是互通且相互對應的,如何查看二者對同一硬件結構的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板后,也可以對比查看Verilog和VHDL之間的差異。
    的頭像 發表于 04-28 17:47 ?2669次閱讀
    Verilog到<b class='flag-5'>VHDL</b>轉換的經驗與技巧總結

    ONMCU DIL 3V3 CTRL數據手冊

    電子發燒友網站提供《ONMCU DIL 3V3 CTRL數據手冊.rar》資料免費下載
    發表于 04-22 18:14 ?0次下載
    ONMCU DIL <b class='flag-5'>3V3</b> CTRL<b class='flag-5'>板</b>數據手冊

    NCV8411 DPAK3 評估數據手冊

    電子發燒友網站提供《NCV8411 DPAK3 評估數據手冊.rar》資料免費下載
    發表于 04-19 17:04 ?0次下載
    NCV8411 DPAK<b class='flag-5'>3</b> 評估<b class='flag-5'>板</b>數據手冊

    請問Systemverilog中如何使用VHDL的package?

    現在需要使用system verilog寫代碼,但是想復用之前VHDL的package,里面有寫的現成的function等,請問如何調用呢。總是報錯說找不到_pkg
    發表于 03-12 15:37

    基于VHDL的組合邏輯設計

    電子發燒友網站提供《基于VHDL的組合邏輯設計.ppt》資料免費下載
    發表于 03-11 09:23 ?2次下載

    鴻蒙開發【編譯構建】講解

    編譯構建是將應用/服務的源代碼、資源、第三方庫等,通過編譯工具轉換為可直接在硬件設備上運行的二進制機器碼,然后再將二進制機器碼封裝為HAP/APP軟件包,并為HAP/APP包進行簽名的過程。其中
    發表于 02-27 17:41
    百家乐官网书| 找查百家乐官网玩法技巧| 安阳市| 新濠百家乐娱乐城 | 比如县| 大发888sut8| 大桥下做生意风水好吗| 百家乐官网一代龙虎机| 青鹏棋牌游戏下载| 百家乐稳赢战术技巧| 真人百家乐官网斗地主| 百家乐官网庄家胜率| 百家乐棋牌游戏源码| 百家乐太阳城线上| 亚洲百家乐官网博彩的玩法技巧和规则| 土默特右旗| 尉犁县| 澳门百家乐什么规则| 百家乐官网存200送200| 百家乐官网强弱走势图| 至尊百家乐官网奇热| 伟德国际博彩| 德州扑克 术语| 百家乐试玩| 网站百家乐假| 圣淘沙百家乐现金网| 线上百家乐官网赌法| 哪个百家乐官网平台信誉好| 百家乐官网视频视频| 旬阳县| 光山县| 仕达屋娱乐城| E世博开户| 边城棋牌中心| 安卓水果机游戏| 大发888娱乐场下载com| 百家乐翻天在线观看| 巴厘岛百家乐娱乐城| 澳门百家乐游戏官网| 威尼斯人娱乐城上不了| 大发888为什么进不去|