PCB設(shè)計(jì)的過程中,關(guān)注的是它們存取數(shù)據(jù)的速率,這個(gè)速率關(guān)系的細(xì)節(jié)的處理,PCB 設(shè)計(jì)時(shí)為了減小串?dāng)_,盡量拉大信號(hào)線的間距;下面廣州俱進(jìn)科技PCB設(shè)計(jì)工程師結(jié)合FLASH 、SDRAM 、DDR來介紹PCB布局布線設(shè)計(jì)要點(diǎn)。

PCB布局:內(nèi)存中的數(shù)據(jù)是用來被控制器(CPU,如DSP 、MCU 、ARM 、FPGA 等)讀寫的,因此需要結(jié)合PCB 單板尺寸、器件密度、走線密度情況,預(yù)留后續(xù)做等長(zhǎng)空間,選擇合適的位置擺放。

PCB布線:首先要對(duì)信號(hào)線分類,然后分好組,處理這兩步后,后續(xù)的扇孔、走線和繞等長(zhǎng)等,同一組的按統(tǒng)一標(biāo)準(zhǔn)處理就行了。在這里將信號(hào)線分為三類:數(shù)據(jù)信號(hào)、地址信號(hào)、控制信號(hào)。對(duì)于PCB 設(shè)計(jì)工程師,首先要培養(yǎng)出在原理圖中識(shí)別信號(hào)種類的能力,能夠在PCB布線中能把分類的信號(hào)線進(jìn)行分組。通俗的分組方法:數(shù)據(jù)組和地址組。

FLASH 設(shè)計(jì)

Flash 的速率一般比較低,因此在布局和布線方面放的比較寬松。Flash 的DQxx 為數(shù)據(jù)信號(hào);Axx 為地址信號(hào);Flash布局?jǐn)[放時(shí),盡量留足空間扇孔、扇線和繞等長(zhǎng);

Flash 布線注意一下三點(diǎn):

a. Flash 信號(hào)線需要控制阻抗,阻抗為50Ω;

b. 如果空間允許,信號(hào)線間距為3W ;

c. 等長(zhǎng)控制范圍:10mil內(nèi);

SDRAM 設(shè)計(jì)

需要注意的是兩個(gè)信號(hào):DQML 和DQMH ,這兩個(gè)信號(hào)是數(shù)據(jù)信號(hào)的掩碼信號(hào),分別屬于低8位和高8位。因此在分組時(shí),分別把它們添加到低8位組和高8位組。這樣每個(gè)數(shù)據(jù)小組將有9根信號(hào)線。

SDRAM布局:盡量使信號(hào)線不要太長(zhǎng),靠近控制器放置;

對(duì)于1片SDRAM,采用“點(diǎn)對(duì)點(diǎn)”拓?fù)洹?/p>

至于兩片的拓?fù)?可以看下文DDR2設(shè)計(jì)的布局,布局要靈活,最好能舉一反三。

SDRAM布線:

a.分組:根據(jù)前面介紹的數(shù)據(jù)分類,數(shù)據(jù)組可分為低8位和高8位兩組:

低8位:(BUS名稱可自定義一個(gè)有意義的名稱):D0~D7、DQML,共9根信號(hào)線;

高8位:D8~D15、DQMH,共9根信號(hào)線;

注:有時(shí)候網(wǎng)絡(luò)名稱可能不這么命名,也要能夠識(shí)別出來;

地址和控制信號(hào)分成一組;

b.信號(hào)線控制阻抗為50Ω,保持有完整的參考平面;

c.拉大信號(hào)線間距,保持3W間距;

d.等長(zhǎng)控制:參照時(shí)鐘等長(zhǎng);

e.等長(zhǎng)誤差控制范圍:數(shù)據(jù)組:10mil;地址組:10mil;

f.在信號(hào)層換層的附近添加一些回流地過孔;

DDR設(shè)計(jì)

DDR可以看作是SDRAM的升級(jí),相比較下,數(shù)據(jù)線分組分別出現(xiàn)了低8位鎖存信號(hào)(LDQS)和高8位鎖存信號(hào)( UDQS),此時(shí)每個(gè)小組有10根信號(hào)線了;而地址、控制、時(shí)鐘仍為一組。

而DDR2是DDR的升級(jí),數(shù)據(jù)交換速率升高了;同時(shí)在管腳方面也有一些變化:DDR 的單端信號(hào)鎖存信號(hào)變成了一對(duì)差分信號(hào),這樣一來,數(shù)據(jù)小組每組有11根信號(hào)線。

另外一個(gè)變化就是工作電壓的變化,通常FLASH為3.3V、SDRAM/DDR為2.5V,DDR2為1.8V,到后面的DDR3變?yōu)?.5V,因?yàn)檩^低的電壓可以帶來電平更快的翻轉(zhuǎn)。

DDR2的布線

和SDRAM的要求類似;也有一些變化:

a.由于有了差分信號(hào)線,差分信號(hào)阻抗控制為100Ω;

b.差分需要做對(duì)內(nèi)等長(zhǎng),誤差控制在5mil;

c.等長(zhǎng)誤差控制范圍要求更高:數(shù)據(jù)線:10mil;地址:10mil;

d.請(qǐng)注意VREF電源,這個(gè)走線要求加粗15~30mil;濾波電容靠近DDR管腳放置;

DDR2的布局

前面分別介紹了FLASH和SDRAM的布局,僅為1顆的情況下采用點(diǎn)對(duì)點(diǎn)的布局。在存在多顆時(shí),布局也比較固定。(布局時(shí),器件間距控制,布局者自己把握)2顆內(nèi)存顆粒,有兩種方式:關(guān)于控制器對(duì)稱放置和頂?shù)讓?duì)貼放置。

地址信號(hào)的拓?fù)浣Y(jié)構(gòu),我們通常稱為遠(yuǎn)端分支,也叫做“T”型拓?fù)?地址信號(hào)先接到正中間,然后分到兩邊的DDR,正中間的VIA稱之為T點(diǎn);

當(dāng)空間比較有限時(shí)候,采用頂?shù)讓?duì)貼的布局方式,地址部分依然可以采用上面“T”型拓?fù)渖瓤追绞?而數(shù)據(jù)部分的扇孔就比較麻煩了,需要手動(dòng)調(diào)整。

當(dāng)有4顆DDR時(shí),布局思路同兩顆類似:空間足夠,放在同一面,此時(shí)注意T點(diǎn)的位置;空間比較有限時(shí),先兩兩對(duì)貼,然后再采用T型拓?fù)?

還有一種拓?fù)湫问?菊花鏈,通常在DDR3的布局中比較多的采用;還有一種菊花鏈的形式:控制器驅(qū)動(dòng)多路負(fù)載,如CPU后掛的有SDRAM,同時(shí)夜游FLASH,這時(shí)候采用菊花鏈拓?fù)?CPU---SDRAM---FLASH,優(yōu)先保證速率高的信號(hào)拓?fù)洹?/p>

關(guān)于DDR布局,還有很多衍生的布局,如5顆DDR2,其中有一顆是糾錯(cuò)用的,通常放在中間,它的地址線在做等長(zhǎng)時(shí),不再和其他4顆放在一起了,其他4顆內(nèi)存也能形成比較完美的T型拓?fù)洹?/p>

以上信息是由廣州俱進(jìn)科技有限公司PCB設(shè)計(jì)工程師為您總結(jié)的幾點(diǎn)PCB存儲(chǔ)模塊設(shè)計(jì),希望對(duì)您所有幫助。