衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析USB4.0的前世今生

汽車玩家 ? 來源:今日頭條 ? 作者:程序小崔 ? 2020-04-13 08:47 ? 次閱讀

最新消息稱微軟正開始在Win10上開發(fā)基于USB4.0的驅(qū)動程序,大量廠商已經(jīng)開發(fā)基于USB4.0的設(shè)備,或許不用多久,我們就可以使用上基于USB4.0接口的設(shè)備,從而大大的提高傳輸速度。那么USB4.0是什么?USB4.0的前世今生到底是怎么回事,他和USB3.0、2.0都是什么關(guān)系?且聽我慢慢道來。

USB4.0統(tǒng)一接口

目前市場是我們能聽到的或者見到的USB接口有多少種呢?USB2.0、USB3.0、USB3.1、USB3.1 Gen1、USB3.2 Gen2,包括即將發(fā)布的USB4.0,除了這些協(xié)議規(guī)范之外,還有Type-A、Type-C、USB公頭母頭等等各種不同的概念,但是也許以后這樣的日子會一去不復(fù)返因為在USB 4.0以后也許就只有一種接口了。

USB歷史回顧

回望USB從二十年前的1.0起,截至今天廣泛為人所接受的3.0,USB標準總共經(jīng)歷了四個版本的迭代:

1995年,第一代USB接口USB1.0發(fā)布,最大特點是支持熱插拔(帶電插拔)和即插即用(Plug and Play)。USB1.0 低速(Low Speed) 傳輸速率為 1.5Mbps。

2000年,USB2.0在1.0基礎(chǔ)上,速度升級到480mbps,速度是USB1.0的40倍,被稱為USB 2.0的高速(High-speed)版本。

2014年,USB3.0面世,速度5.0Gbps(500MB/s),這個速度將較之現(xiàn)在的5Gbps快一倍之多。

由于USB 3.0增加了更多并行模式的物理總線,并利用了雙向數(shù)據(jù)傳輸模式,而USB 2.0時代是半雙工模式。簡單來說,數(shù)據(jù)只需要朝一個方向流動就可以了,簡化了等待引起的時間消耗。

隨著要傳輸?shù)臄?shù)據(jù)越來越大,USB規(guī)格仍在進化。在更新一代的電腦里,USB3.1的速度被提升到了10Gbps,而達到這種傳輸速度的USB接口,被稱之為USB3.1 Gen2。

USB4.0以USB3.2/2.0架構(gòu)為基礎(chǔ)打造,重新定義多終端設(shè)備共享和單路高速鏈路連接方案,具備自動擴展數(shù)據(jù)分配能力,多種數(shù)據(jù)傳輸時互不影響,并可最大限度高效利用帶寬,雙通道環(huán)境下最高可達40Gbps。USB 4.0速度是USB 3.0的8倍。

光從字來理解也不夠生動,那我們來看圖說話標識一下。

前面說的那些都是USB的協(xié)議版本,它代表的是版本的迭代,新的協(xié)議版本越高代表著傳輸速度會越快,至于上圖中的接口外觀出現(xiàn)了兩種的類型一個Type-A、B和C三種類型。在AB兩個版本里面各有三個級別一個標準版本,一個是mini版本和微接口版本。這就是為什么我們見到的USB接口為啥這么多的原因,協(xié)議不同接口不同就會多生出一個接口類型,但其實這都是屬于USB接口范疇。

USB 3.0和USB 3.1 Gen1

其實上面的USB接口命名已經(jīng)很多了,但是這個時候一個大佬可能是覺得這種命名不符合它的身份,為了彰顯其魅力,并且為了體現(xiàn)它的先進性他把接口名稱描述為USB3.1 Gen1,這個公司就是蘋果,其在Macbook Pro電腦上使用了全新的USB Type-C接口,然后描述的是新一代的 USB 3.1 Gen1,大家都知道蘋果公司的號召力的確不一般,因為它的這個改名舉動,大量的廠商也開始玩起來這種換湯不換藥的文字游戲,也紛紛改名。這迫使USB協(xié)會最終把USB3.0規(guī)范改名為USB3.1 Gen1,也就是說你用的USB3.0和USB 3.1 Gen1其實從傳輸速度和使用的協(xié)議來說是一模一樣的東西。

總結(jié):

1.USB 3.0接口通常為藍色,一定會有5個以上的觸點,而USB 2.0接口的觸點不會超過5個;

2.USB 3.1 Gen1就是USB 3.0換了個馬甲;

3.不要見到USB Type-C就以為它會更快,速度請認準USB 3.1 Gen2.

各個接口的實際傳輸速率

更高的傳輸標準

隨著USB的傳輸數(shù)據(jù)的要求越來越高,比如外接顯卡或者是通過USB接口外接高清顯示器,這些要求對于USB傳輸?shù)乃俾室蟾撸词故荱SB3.1都被提升到了10Gbps/秒也不能擋住對高速率和高功率版本輸出的要求,這個時候又推出了USB3.1 Gen2,也有稱為SuperSpeed+ USB,在USB3.1 Gen1的速度上翻了一倍,達到20Gbps/秒。

但是對于科技進步的探索,人類是永無止盡的,由于intel大力的推廣雷電3接口技術(shù),該技術(shù)該技術(shù)允許串接多臺設(shè)備,并最終達到總40Gbps/秒的帶寬,同時這一接口還能同時傳輸顯示信號,并且能傳送不超過100w的電力。也就是說雷電3接口可以保證在同一根線下面能夠?qū)崿F(xiàn)傳輸視頻數(shù)據(jù)和電力輸送功能,那么USB4.0直接也照辦了這個協(xié)議,也就是說USB4.0不僅實現(xiàn)了速率的提升,還實現(xiàn)了雷電3協(xié)議所能提供的能力,真是集強大能力為一身啊。并且接口同一采用Type-C接口來實現(xiàn)接口的外觀統(tǒng)一。

當然以上技術(shù)的實現(xiàn),主要還是得感謝intel將私有化的Thunderbolt協(xié)議公開給大家來使用,才真正的促使了USB4.0的誕生。

因為USB4.0直連CPU的PCIE總線,最高傳輸速率能達到40Gbps,同時還能傳輸Displayport視頻信號和USB PD快充電流的新一代USB外設(shè)傳輸協(xié)議,它本質(zhì)上是Intel的Thunderbolt3技術(shù),但同時也支持USB協(xié)議,因此它能完美向下兼容Thunderbolt3、USB3.2、USB3.1及USB2.0協(xié)議,這也就是為USB4.0即將開始大規(guī)模普及奠定了普及推廣的基石。可以預(yù)見的是在未來我們所有的使用設(shè)備外接接口將會被USB 4.0所統(tǒng)一。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8694

    瀏覽量

    151929
  • usb
    usb
    +關(guān)注

    關(guān)注

    60

    文章

    7981

    瀏覽量

    266118
  • USB4
    +關(guān)注

    關(guān)注

    1

    文章

    141

    瀏覽量

    6420
收藏 人收藏

    評論

    相關(guān)推薦

    安泰功率放大器應(yīng)用:納米材料的前世今生

    ,因此在各個領(lǐng)域具有廣泛的應(yīng)用前景。那么你知道納米材料是如何被發(fā)現(xiàn),又是如何走入我們的生活,獲得長足發(fā)展的嗎?今天Aigtek安泰電子帶大家詳細了解一下。 納米材料的前世今生 1861年,隨著膠體化學的建立,科學家們開始了對直徑為
    的頭像 發(fā)表于 01-02 14:05 ?161次閱讀
    安泰功率放大器應(yīng)用:納米材料的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>

    深入了解Java泛型——從前世今生到PECS原則

    本文主要介紹泛型誕生的前世今生,特性,以及著名PECS原則的由來。 在日常開發(fā)中,必不可少的會使用到泛型,這個過程中經(jīng)常會出現(xiàn)類似“為什么這樣會編譯報錯?”,“為什么這個列表無法添加
    的頭像 發(fā)表于 11-21 11:45 ?224次閱讀
    深入了解Java泛型——從<b class='flag-5'>前世</b><b class='flag-5'>今生</b>到PECS原則

    技術(shù)科普 | 芯片設(shè)計中的LEF文件淺析

    技術(shù)科普 | 芯片設(shè)計中的LEF文件淺析
    的頭像 發(fā)表于 11-13 01:03 ?359次閱讀
    技術(shù)科普 | 芯片設(shè)計中的LEF文件<b class='flag-5'>淺析</b>

    400Hz中頻電源前世今生未來

    400Hz中頻電源是一種能夠產(chǎn)生頻率為400Hz的交流電的裝置,過功率電子器件對電網(wǎng)提供的工頻交流電進行整流、濾波、逆變等一系列處理,最終輸出穩(wěn)定的400Hz交流電。400Hz中頻電源廣泛用于航空、軍事等領(lǐng)域,具有輸入輸出電壓穩(wěn)定、頻率響應(yīng)快等特點,能高效節(jié)能,易于集成控制,應(yīng)用于航空、船舶、鐵路、醫(yī)療等領(lǐng)域。
    的頭像 發(fā)表于 11-08 09:41 ?361次閱讀

    帶你揭秘:功率放大器的前世今生~

    關(guān)于功率放大器功率放大器,作為一種可放大交直流信號,在給定失真率條件下,能產(chǎn)生最大功率輸出以驅(qū)動某一負載的實驗室儀器,在MEMS測試、超聲波測試、電磁場驅(qū)動、無線電能傳輸、院校電子實驗測試等領(lǐng)域都有良好應(yīng)用,那么你知道功放的發(fā)展史嗎?今天Aigtek就給大家分享一下~功率放大器發(fā)展史功率放大器的發(fā)展史可以追溯至20世紀初,隨著電子技術(shù)的不斷進步,功率放大器也
    的頭像 發(fā)表于 11-07 08:00 ?1321次閱讀
    帶你揭秘:功率放大器的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>~

    USB-C 與 USB-A 的區(qū)別

    隨著技術(shù)的發(fā)展,USB(通用串行總線)接口已經(jīng)成為連接電子設(shè)備的標準。從最初的 USB 1.0 到現(xiàn)在的 USB 4.0USB 接口經(jīng)歷了
    的頭像 發(fā)表于 11-05 11:43 ?3226次閱讀

    訊飛星火大模型V4.0正式發(fā)布

    日前,訊飛星火V4.0正式發(fā)布,升級成為更懂你的AI助手!訊飛星火4.0 API同步上線,Ultra版本首次公開發(fā)布!
    的頭像 發(fā)表于 10-14 10:06 ?896次閱讀

    USB是通用串行總線

    USB是通用串行總線 USB是通用串行總線,USB協(xié)議版本包括 USB1.0、USB1.1、USB
    的頭像 發(fā)表于 08-21 10:52 ?363次閱讀

    USB 4.0靜電保護方案

    上眾多的串行和并行接口。最新一代USB 4.0版本1.0于 2019?年發(fā)布,支持高達 40 Gbps?的連接,最大功率可達100W,同時提供與 Thunderbolt 3?和 4?的交叉兼容性
    的頭像 發(fā)表于 08-02 15:38 ?1504次閱讀
    <b class='flag-5'>USB</b> <b class='flag-5'>4.0</b>靜電保護方案

    USB 2.0靜電保護方案

    上眾多的串行和并行接口。目前幾乎所有消費類電子設(shè)備都配備了集成的USB接口,USB規(guī)范在二十年間不斷更新,已經(jīng)發(fā)展為USB1.1、USB 2.0、U
    的頭像 發(fā)表于 08-02 15:31 ?350次閱讀
    <b class='flag-5'>USB</b> 2.0靜電保護方案

    求助,關(guān)于STM32F1 USB庫Custom HID時鐘問題求解

    用 STM32F1 USB庫 V4.0 的版本的 Custom HID 為基礎(chǔ),用 HSI倍頻到48MHz,然后使能USB時鐘, 就變成8MHz了首先, SYSCLK已經(jīng)確認是正常的48MHz
    發(fā)表于 05-16 07:08

    電機庫4.0怎樣使用內(nèi)部晶振?

    各位,請問電機庫4.0怎樣使用內(nèi)部晶振的,請教一下!
    發(fā)表于 05-06 07:50

    嵌入式系統(tǒng)的前世今生

    一、初始階段(1960-1970)1960年代末:嵌入式系統(tǒng)的概念開始形成,最初用于專業(yè)的軍事和航天應(yīng)用,例如用于導(dǎo)彈控制的計算機系統(tǒng)。微處理器的誕生:1971年,英特爾推出了4004芯片,這是世界上第一個商用微處理器。它的出現(xiàn)標志著嵌入式系統(tǒng)發(fā)展的一個里程碑,使得更小型、成本更低的電子設(shè)備設(shè)計成為可能。二、發(fā)展階段(1980年代)個人計算機(PC)的普及:
    的頭像 發(fā)表于 04-12 08:11 ?1752次閱讀
    嵌入式系統(tǒng)的<b class='flag-5'>前世</b><b class='flag-5'>今生</b>

    cx3怎么能設(shè)置到usb3.0模式下?

    我用Launch USB Analyzer 4.0 分析,看著是在工作在usb2.0 模式下,上電 枚具成 footload這個也是在usb2.0模式下。
    發(fā)表于 02-29 08:10

    FPGA中競爭與冒險的前世今生

    競爭冒險:在組合電路中,當邏輯門有兩個互補輸入信號同時向相反狀態(tài)變化時,輸出端可能產(chǎn)生過渡干擾脈沖的現(xiàn)象,稱為競爭冒險。那么 FPGA 產(chǎn)生競爭冒險的原因是什么呢? 信號在 FPGA 器件內(nèi)部通過連線和邏輯單元時,都有一定的延時。 延時的大小與連線的長短和邏輯單元的數(shù)目有關(guān) 同時還受器件的制造工藝、工作電壓、溫度等條件的影響 信號的高低電平轉(zhuǎn)換也需要一定的過渡時間 。由于以上存在的因素,多路信號的電平值發(fā)生變化時,在信號變化的瞬間,組合邏輯的輸出有先后順序,并不是同時變化往往會出現(xiàn)一些不正確的尖峰信號,這些尖峰信號稱為毛刺 。如果一個組合邏輯電路中有毛刺出現(xiàn),就說明該電路存在冒險 。與分立元件不同,由于 PLD 內(nèi)部不存在寄生電容電感,這些毛刺將被完整的保留并向下一級傳遞,因此毛刺現(xiàn)象在 PLD 、 FPGA 設(shè)計中尤為突出 。 毛刺的累加 將會影響整個設(shè)計的可靠性和精確性 。因此判斷邏輯電路中是否存在冒險以及如何避免冒險是 FPGA 設(shè)計人員必須要考慮的問題。 接下來我們就要考慮如何消除冒險 ,消除冒險的方式有一下幾種: 1、利用冗余項消除毛刺 函數(shù)式和真值表所描述的是靜態(tài)邏輯,而競爭則是從一種 穩(wěn)態(tài)到另一種穩(wěn)態(tài)的過程。因此競爭是動態(tài)過程,它發(fā)生在輸入變量變化時。此時,修改卡諾圖,增加多余項,在卡諾圖的兩圓相切處增加一個圓,可以消除邏輯冒險。但該法對于計數(shù)器型產(chǎn)生的毛刺是無法消除的。 2、采用格雷碼 我們可以通過改變設(shè)計,破壞毛刺產(chǎn)生的條件,來減少毛刺的發(fā)生。例如,在數(shù)字電路設(shè)計中,常常采用格雷碼計數(shù)器取代普通的二進制計數(shù)器,這是因為格雷碼計數(shù)器的輸出每次只有一位跳變 消除了競爭冒險的發(fā)生條件,避免了毛刺的產(chǎn)生。 3、采樣法 由于冒險出現(xiàn)在變量發(fā)生變化的時刻,如果待信號穩(wěn)定之后加入取樣脈沖,那么就只有在取樣脈沖作用期間輸出的信號才能有效。這樣可以避免產(chǎn)生的毛刺影響輸出波形。 一般說來,冒險出現(xiàn)在信號發(fā)生電平轉(zhuǎn)換的時刻,也就是說在輸出信號的建立時間內(nèi)會發(fā)生冒險,而在輸出信號 的保持時間內(nèi)是不會有毛刺信號出現(xiàn)的。如果在輸出信號的保持時間內(nèi)對其進行采樣,就可以消除毛刺信號的影響。 4、吸收法 增加輸出濾波,在輸出端接上小電容C可以濾除毛刺 。但輸出波形的前后沿將變壞,在對波形要求較嚴格時,應(yīng)再加整形電路,該方法不宜在中間級使用。 5、延遲辦法 因為毛刺最終是由于延遲造成的,所以可以找出產(chǎn)生延遲的支路。對于相對延遲小的支路,加上毛刺寬度 的延遲可以消除毛刺。 還可以用高頻時鐘來驅(qū)動一移位寄存器,待延時信號作數(shù)據(jù)輸入,按所需延時正確設(shè)置移位寄存器的級數(shù) ,移位寄存器的輸出即為延時后的信號。 當然最好的就是,在設(shè)計之初,就對競爭冒險進行規(guī)避,具體規(guī)避方法有: 1、在設(shè)計中每一個模塊中只用一個時鐘,避免使用多時鐘設(shè)計,同時避免使用主時鐘分頻后的二次時鐘作為時序器件的時鐘輸入, 因為時鐘偏斜會比較大 。 2、設(shè)計譯碼邏輯電路時必須十分小心,因為譯碼器和比較器本身會產(chǎn)生尖峰,容易產(chǎn)生毛刺,把譯碼器或比較器的輸出直接連到時鐘輸入端或異步清除端,會造成嚴重的后果。 3、在設(shè)計中 應(yīng)該盡量避免隱含 RS 觸發(fā)器的出現(xiàn)。一般要控制輸出被直接反饋到輸入端,采用反饋環(huán)路會出現(xiàn)隱含 RS 觸發(fā)器,其對輸入尖峰和假信號很敏感,輸入端有任何變化都有可能使輸出值立刻改變,此時易造成毛刺的產(chǎn)生,導(dǎo)致時序的嚴重混亂。 4、在設(shè)計電路時 要用寄存器和觸發(fā)器設(shè)計電路,盡量不要用鎖存器,因它對輸入信號的毛刺太敏感。如果堅持用鎖存器設(shè)計必須保證輸入信號絕對沒有毛刺,且滿足保持時間。 5、在設(shè)計中充分利用資源 ,因為 大部分 FPGA 器件都為時鐘、復(fù)位、預(yù)置等信號提供特殊的全局布線資源,要充分利用這些資源。 6、在設(shè)計中 不論是控制信號還是地址總線信號、數(shù)據(jù)總線信號,都要采用另外的寄存器,以使內(nèi)部歪斜的數(shù)據(jù)變成同步數(shù)據(jù)。 7、在設(shè)計中 應(yīng)該盡 量避免使用延遲線,因它對工藝過程的變化極為敏感,會大大降低電路的穩(wěn)定性和可靠性,并將為測試帶來麻煩。 8、在設(shè)計中 對所有模塊的輸入時鐘、輸入信號、輸出信號都用D觸發(fā)器或寄存器進行同步處理,即輸出信號直接來自觸發(fā)器或寄存器的輸出端。這樣可以消除尖峰和毛刺信號。
    發(fā)表于 02-21 16:26
    网上百家乐打牌| 娱百家乐官网下载| 百家乐仿水晶筹码| bet365v网卡| 电投百家乐官网网站| 百家乐官网23珠路打法| 大发888娱乐城网页版| 老虎百家乐官网的玩法技巧和规则 | 六合彩图纸| 菲律宾百家乐试玩| 百家乐官网怎么压对子| 百家乐官网| 瑞士百家乐官网的玩法技巧和规则 | 在线百家乐官网赌场| 网上百家乐骗局| 太阳城百家乐官网娱乐官方网| 在线水果机游戏| 百家乐赢钱秘密| 永利百家乐官网现金网| 威尼斯人娱乐城介| 百家乐现场新全讯网| 百家乐官网猜大小规则| 娱乐城注册送彩金100| 百家乐娱乐网开户| 全讯网百家乐官网的玩法技巧和规则| 百家乐包赢| 永利高投注网哪个好| 金赞百家乐的玩法技巧和规则 | 赌百家乐官网心里技巧| 皇家娱乐| 大发888娱乐城充值| 大丰收百家乐的玩法技巧和规则| 百家乐官网平注常赢玩法技巧| 百家乐官网网娱乐城| 德州扑克女王| 洛克百家乐的玩法技巧和规则| 百家乐西园出售| 百家乐风云人物| 迪威百家乐官网赌场娱乐网规则| 在线百家乐官网下注| 赌百家乐官网庄闲能赢|