在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對IP進行配置,如果在我們使用到XDMA的同時也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對這類型IP進行配置。首先說說XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數據傳輸事務映射到AXI總線上面,實現上位機直接對AXI總線進行讀寫而對PCIE本身TLP的組包和解包無感。在提供DMA通道的同時,XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機發起PCIE通信事務,通過XDMA之后,轉化為AXI-Lite總線的操作,原理上的話兩者的本質是一樣的,因為無論是PCIE總線還是AXI總線,本質都是對某個地址的數據操作。
在使用該功能時,需要我們在IP中啟用該功能,如下圖所示。
在啟用該功能之后,XDMA IP會出現M_AXI_LITE總線接口,該接口在官方的example design中是接到一個bram,在我們用于需要AXI-Lite配置的IP時,我們可以通過一個AXI Interconnect或者smart connect,然后就可以對不同的IP進行配置,當然不僅限于VDMA。
后續計劃把XDMA的使用寫成博客,也對之前對XDMA的學習和使用進行一個總結。
-
Xilinx
+關注
關注
71文章
2171瀏覽量
122148 -
PCIe
+關注
關注
15文章
1262瀏覽量
83195 -
AXI
+關注
關注
1文章
128瀏覽量
16712 -
vdma
+關注
關注
0文章
6瀏覽量
2752
發布評論請先 登錄
相關推薦
玩轉賽靈思Zedboard開發板(5):基于AXI Lite總線的從設備IP設計
ZYNQ & AXI總線 & PS與PL內部通信(用戶自定義IP)
什么會導致VDMA(AXI視頻直接存儲器訪問)的S2MM中的幀計數器中斷?
有沒有一種標準的方式到達PL AXI-Lite總線?
如何設計定制的AXI-lite主IP?
請問S_AXI端口是否遵循AXI_Lite協議?
如何使用AXI-PCIe橋接IP與我的邏輯進行通信
一步一步學ZedBoard Zynq(四):基于AXI Lite 總線的從設備IP設計
一文詳解ZYNQ中的DMA與AXI4總線
![一文詳解ZYNQ中的DMA與<b class='flag-5'>AXI</b>4總線](https://file.elecfans.com/web1/M00/C7/DB/pIYBAF9r-uWAIO1bAAA1gxHR4mQ304.png)
AXI4-Stream Video 協議和AXI_VDMA的IP核介紹
AXI VDMA IP 的高級用例
自定義AXI-Lite接口的IP及源碼分析
![自定義<b class='flag-5'>AXI-Lite</b>接口的<b class='flag-5'>IP</b>及源碼分析](https://file1.elecfans.com/web2/M00/8B/64/wKgaomSX-zWANGY_AAJTo5-zamM482.jpg)
評論