衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

以Analog Devices為例實現穩(wěn)定準確的SAR ADC轉換方案

電子設計 ? 來源:Analog Devices ? 作者:Analog Devices ? 2021-01-04 15:31 ? 次閱讀

許多數據采集、工業(yè)控制和儀表應用都需要超高速模數轉換器ADC),而逐次逼近寄存器 (SAR) 轉換器則能完全滿足這一要求。然而,我們必須確保 SAR 轉換器周圍的外部電路也能勝任這一任務,才能確保成功的轉換結果。對于 SAR 轉換器來說,需要特別注意的關鍵端子是其模擬信號輸入端——如果不加以重視,這些輸入引腳會產生穩(wěn)定性問題和電容電荷“反沖”,從而導致轉換不準確并延長信號采集時間。

在 SAR 轉換器應用中,精確控制輸入信號的解決方案在于運算放大器(運放)的驅動。如搭配適當的輸出電阻和電容值,這些器件就是高分辨率、16 位和 20 位 SAR 轉換器系統(tǒng)的高精度穩(wěn)健解決方案的基礎。

本文將簡要討論實現穩(wěn)定準確的 SAR ADC 轉換的相關問題。然后,介紹一款合適的運放來驅動 SAR ADC,并說明如何實現必要的輸入驅動電路。我們將以 Analog Devices 的解決方案為例進行說明。

SAR ADC 輸入電路

SAR ADC 驅動電路具有將 ADC 與其信號源隔離的運算放大器(A1 和 A2)(圖 1)。在該電路中,Rext 通過“隔離”放大器的輸出級與 ADC 容性負載(CIN+ 和 CIN-)和 Cext 隔離來保持穩(wěn)定。Cext 和 CREF 為 ADC 提供了一個近乎完美的輸入源,可以吸收來自 IN+、IN- 和 REF 輸入端子的開關電荷注入。輸入端子 (IN+, IN-) 在轉換器的采集期間跟蹤輸入信號 (VSIG+, VSIG-) 的電壓,為 ADC 輸入采樣電容 CIN+ 和 CIN- 充電。

以 Analog Device 的 AD7915 (16 位)和 AD4021(20 位)SAR ADC 為例觀察 ADC 內部,可以看到該器件使用了電荷再分配數模轉換器DAC)。容性 DAC 有兩個相同的二元加權電容陣列。這兩個電容陣列連接非反相和反相比較器輸入端(圖 2)。

在采集階段,輸入端(IN+ 和 IN-)切換到電容陣列。此外,SW+ 和 SW- 閉合,將最小有效位 (LSB) 電容與地 (GND) 相連。在這種狀態(tài)下,電容陣列成為采樣電容,采集 IN+ 和 IN- 模擬信號。采集階段結束后,控制邏輯(右側)的 CNV 輸入變?yōu)楦唠娖剑瑔愚D換階段。

轉換階段開始時,先斷開 SW+ 和 SW-,將兩個電容陣列切換到 GND。在這種配置下,捕獲的 IN+ 和 IN- 差分電壓會導致比較器變得不平衡。電荷再分配 DAC 在 GND 和 REF 之間有條不紊地將電容器陣列的每個元件從最重要的位 (MSB) 切換到 LSB。比較器輸入按二元加權電壓步長來變化 (VREF/2N-1, VREF/2N-2.。.VREF/4, VREF/2)。控制邏輯將開關從 MSB 切換為 LSB,使得比較器回到平衡狀態(tài)。這個過程結束后,ADC 返回采集階段,控制邏輯產生 ADC 輸出代碼。

輸入電荷注入、電路穩(wěn)定性和驅動 AD7915 ADC

轉換過程的關鍵是獲取準確的輸入信號電壓。當驅動放大器準確地向輸入電容器 CIN+ 和 CIN- 進行充電時,ADC 數據轉換過程就會順利進行,同時保持穩(wěn)定,直至 ADC 采集時間結束。對設計者來說,問題在于 ADC 的輸入端引入了一個電容 (CIN+, CIN-) 以及需要驅動放大器進行管理的開關噪聲或“反沖”電荷注入。

放大電路 Bode plot 可以快速估算電路穩(wěn)定性。Bode plot 工具可以近似地描述放大器的開環(huán)和系統(tǒng)閉環(huán)增益?zhèn)鬟f函數的大小(圖 3)。

y 軸量化了放大器電路的開環(huán)增益 (AOL) 和閉環(huán)增益 (ACL),其中放大器的 AOL 曲線從 130 分貝 (dB) 開始,閉環(huán)增益 ACL 等于 0dB。沿 X 軸的單位以對數形式量化了從 100 赫茲 (Hz) 到 1 千兆赫茲 (GHz) 的開環(huán)和閉環(huán)增益頻率。

在圖 3 中,放大器在大約 220Hz (fO) 時的直流開環(huán)增益以 -20dB/ 十倍頻程的速度從 130dB 下降。隨著頻率的增加,這種衰減在持續(xù)并在大約 180 兆赫茲 (MHz) 時跨過 0dB。由于這條曲線表示單極系統(tǒng),所以分頻器頻率 fU 等于單位增益穩(wěn)定放大器的增益帶寬乘積 (GBWP)。該圖代表一個穩(wěn)定的系統(tǒng),因為 AOL 和 ACL 的截止率是 20dB/ 十倍頻程。

加入 Rext 和 Cext 以及 SAR ADC 后,通過創(chuàng)建系統(tǒng)零點和極點來修改放大器電路(圖 4)。該系統(tǒng)包括一個 16 位、每秒 1 兆次 (MSPS) 的 AD7915 差分 PulSAR ADC 和一個 180 MHz、軌至軌輸入 / 輸出 ADA4807-1 放大器,該器件由 Analog Devices 提供。由于存在 30 皮法 (pF)(典型值)的 ADC 輸入電容負載,放大器和 ADC 的組合需要 Rext。該電路還需要 Cext 作為充電筒,在 ADC 輸入端提供足夠的電荷,以準確匹配輸入電壓。

如圖 4 所示,由于電路在初始采集時 ADC 的電容負載和 ADC 的開關電荷注入,有可能發(fā)生振蕩。Rext/Cext 放大器輸出元件所產生的額外極點和零點保證了系統(tǒng)穩(wěn)定,所以開環(huán)和閉環(huán)增益曲線交點大于 20dB/ 十倍頻程,使相位裕度小于 45°。這種配置與 fP2 和 fZ2 一起構成一個不穩(wěn)定電路。

為避免不穩(wěn)定,在評估電路中帶有 Rext 和 Cext 的放大器開環(huán)增益曲線時,設計人員需要考慮放大器的開環(huán)輸出電阻 RO 的影響。阻值為 50 歐姆 (W) 的 RO 與 Rext、Cext 的組合通過引入一個極點(fP,公式 1)和一個零點(fZ,公式 2)來修正開環(huán)響應曲線。RO、Rext 和 Cext 的值決定了 fP 的轉折頻率。Rext 和 Cext 的值決定了零轉折頻率 fZ。

fP 和 fZ 的計算結果是:

fP1 = 842 kHz

fZ1 = 2.95 MHz

其中:RO = 50 W

Rext = 20 W

Cext = 2.7 納法拉 (nF)

fP2 = 22.7 MHz

fZ2 = 79.5 MHz

其中:RO = 50 W

Rext = 20 W

Cext = 0.1 nF

上述 fP1 和 fZ1 的值使 AD7915 和 ADA4807-1 成為一個穩(wěn)定的系統(tǒng)。

驅動 Easy Drive AD4021 SAR ADC

AD7915 的替代產品是 AD4021 20 位 1 MSPS Easy Drive SAR 轉換器。AD4021 器件系列將輸入反沖和輸入電流顯著降低至 0.5 微安 (μA)/MSPS。Easy Drive 器件的特點是能降低功耗和信號鏈復雜性。

AD4021 的模擬輸入端采用了能夠降低典型開關式電容 SAR 輸入非線性電荷反沖的電路。因為減少了反沖并延長了采集階段,因此可以使用較低帶寬、較低功率的驅動放大器(圖 5)。

減少反沖并延長采集時間,也使得輸入電阻電容 (RC) 濾波器中的 Rext 電阻值增大,Cext 電容相應減小。這種較小的 Cext 放大器負載組合提高了穩(wěn)定性,降低了功耗。

使用單路 5 伏電源的 AD4021 的推薦連接圖似乎具有類似電路圖。但對放大器的要求降低了,Rext/Cext(R 和 C)的值更小(圖 6)。

圖 6 中,基于 SAR 的 AD4021 也采用了電荷再分配采樣 DAC。ADC 有一個板載轉換時鐘和串行時鐘。因此,轉換過程不需要同步時鐘 (SCK) 輸入。這種時鐘配置可以延長采集時間,通過為輸入信號提供更長的時間使其建立至最終值,從而提高精度。

AD7915 和 AD4021 的驅動放大器主要考慮的是噪聲,因為放大器 /Rext/Cext 組合必須從滿量程階躍到 16 位水平 (0.0015%, 15ppm) 的 AD7915,以及 20 位水平 (0.00001%, 1ppm) 的 AD4021。

為了保持 AD7915 和 AD4021 的信噪比( SNR) 性能,驅動放大器的噪聲必須小于 ADC 噪聲的三分之一。AD4021 的噪聲為 60 微伏有效值 (mVrms),這就要求放大器 /Rext/Cext 組合的噪聲小于 20mVrms。AD4021 的噪聲為 31.5 mVrms,這就要求放大器 /Rext/Cext 組合的噪聲小于 10.5 mVrms。

Analog Devices 的精密 ADC 驅動器工具可幫助設計人員快速計算出正確的 Rext 和 Cext 值。通過選定的驅動器和 ADC,該工具可以模擬電路的建立時間、噪聲和失真行為。

結語

SAR ADC 將繼續(xù)在超高速數據采集、工業(yè)控制和儀器儀表應用中占據主導地位。然而,我們需要考慮這類器件的外部輸入電路——驅動放大器和輸入濾波器,以適應潛在的開關電荷注入和放大器穩(wěn)定性問題。

大多數 SAR 轉換器(如 AD7916 和 AD4021)精確控制輸入信號的解決方案都依賴運放驅動器,如本示例中的 ADA4807-1。如圖所示,這類器件在適當的輸出電阻和電容值的支持下形成一個堅實的基礎,然后在此基礎上建立一個高精度、穩(wěn)健、高分辨率、16 位或 20 位 SAR 轉換器系統(tǒng)。
編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 轉換器
    +關注

    關注

    27

    文章

    8745

    瀏覽量

    148051
  • SAR
    SAR
    +關注

    關注

    3

    文章

    419

    瀏覽量

    46087
  • 隔離放大器
    +關注

    關注

    6

    文章

    226

    瀏覽量

    64631
收藏 人收藏

    評論

    相關推薦

    SAR ADC的工作過程和關鍵指標

    逐次逼近型模數轉換器(Successive Approximation Register ADC,簡稱SAR ADC)是模擬-數字轉換器(
    的頭像 發(fā)表于 02-02 13:57 ?94次閱讀

    如何使用運算放大器來驅動高精度 ADC

    轉換穩(wěn)定至 0.5LSB 要求的時間常量值。由此,您可以確定最大值 τ,以及 RFLT 的值。 選擇驅動運算放大器的關鍵參數是其單位增益帶寬,其必須 4(1/(2πRFLTCFLT))
    發(fā)表于 01-21 06:00

    使用Analog Devices開發(fā)套件進行免編碼/少編碼硬件原型開發(fā)

    Analog Devices?AD-SWIOT1L-SL( 圖 1 和 圖 2 )是一個開發(fā)平臺,旨在幫助工程師可聯(lián)網的智能安全設備開發(fā)原型。該套件非常適合在工業(yè)現場環(huán)境中使用,具有原型開發(fā)工作所需的一切
    發(fā)表于 01-15 11:19 ?92次閱讀
    使用<b class='flag-5'>Analog</b> <b class='flag-5'>Devices</b>開發(fā)套件進行免編碼/少編碼硬件原型開發(fā)

    AD4052緊湊型低功耗Easy Drive SAR ADC

    .pdf Analog Devices Inc. AD4052緊湊型低功耗Easy Drive連續(xù)逼近寄存器 (SAR) 模數轉換器(ADC
    的頭像 發(fā)表于 12-09 17:08 ?426次閱讀
    AD4052緊湊型低功耗Easy Drive <b class='flag-5'>SAR</b> <b class='flag-5'>ADC</b>

    ADS8341E轉換輸出不穩(wěn)定的原因?

    我使用ADS8341E 16Bits SAR ADC,layout 完全按照手冊要求布線,低通濾波RC也加上了,reference 2.5V,模擬輸入穩(wěn)定轉換輸出就是不
    發(fā)表于 12-04 06:42

    buck電路環(huán)路穩(wěn)定準則是什么 buck電路環(huán)路不穩(wěn)會導致sw變頻嗎

    Buck電路環(huán)路穩(wěn)定準則 Buck電路,作為一種常見的降壓轉換電路,其環(huán)路穩(wěn)定性對于電路的正常運行至關重要。環(huán)路穩(wěn)定準則主要涉及以下幾個方面: 1. 負反饋環(huán)路
    的頭像 發(fā)表于 10-06 17:23 ?839次閱讀

    什么是無雜散動態(tài)范圍 (SFDR)?為什么 SFDR 很重要?

    轉換階段,所采集的樣本會連續(xù)與適當的閾值電平進行比較,找到輸入的數字等效值。為了確定輸出的每一位,需要一個時鐘周期。假設采樣階段也需要 1 個時鐘周期,則 N 位 SAR ADC
    發(fā)表于 09-11 15:48

    AD7981HRMZ Analog Devices 模數轉換器 - ADC

    throughput, high accuracy, high temperature, successive approximation register (SAR) ADC, packaged in a
    發(fā)表于 08-05 16:39

    ADS9110逐次逼近寄存器(SAR)模數轉換器(ADC)數據表

    電子發(fā)燒友網站提供《ADS9110逐次逼近寄存器(SAR)模數轉換器(ADC)數據表.pdf》資料免費下載
    發(fā)表于 07-31 11:10 ?0次下載
    ADS9110逐次逼近寄存器(<b class='flag-5'>SAR</b>)模數<b class='flag-5'>轉換</b>器(<b class='flag-5'>ADC</b>)數據表

    ADS9120逐次逼近寄存器(SAR)模數轉換器(ADC)數據表

    電子發(fā)燒友網站提供《ADS9120逐次逼近寄存器(SAR)模數轉換器(ADC)數據表.pdf》資料免費下載
    發(fā)表于 07-31 10:44 ?0次下載
    ADS9120逐次逼近寄存器(<b class='flag-5'>SAR</b>)模數<b class='flag-5'>轉換</b>器(<b class='flag-5'>ADC</b>)數據表

    Traveo是如何產生SAR ADC時鐘的?

    在嘗試從 Traveo 設置 SAR ADC 時,我找不到 SAR ADC 時鐘源的準確文檔。 數據表顯示 CLK_GR9 和外設時鐘分頻器
    發(fā)表于 07-05 07:12

    AG32 analog 中對 ADC 的剪裁

    目前的 analog中,支持 3 個 ADC(每個 16 路)和 2 個 DAC,1 個比較器 CMP(2 路)。 該 analog 在 cpld 中編譯后,總大小大概 1.4K
    發(fā)表于 05-29 09:47

    亞德諾半導體評估板 ADS8-V1EBZ Evaluation Board | Analog Devices 全新原裝現貨

    。 DDR4 SDRAM。 簡單的USB 3.0端口接口。 當連接到指定的Analog Devices高速adc評估板時,ADS8-V1用作數據采集板。設計用于支持最高速度的JESD204B A/D
    發(fā)表于 04-09 17:10

    客戶案例 | 多通道數模轉換ADC動靜態(tài)參數測試解決方案

    的聯(lián)系。本文就模數轉換ADC的分類、技術點、測試方案等方面,您提供相關技術說明及解決方案。 模數轉換
    發(fā)表于 02-28 15:24 ?945次閱讀
    客戶案例 | 多通道數模<b class='flag-5'>轉換</b>器<b class='flag-5'>ADC</b>動靜態(tài)參數測試解決<b class='flag-5'>方案</b>

    關于NS SAR ADC的paper結構介紹

    NS SAR的主要優(yōu)勢在于其能夠在傳統(tǒng)SAR ADC的結構內部實現Delta-sigma的操作,這無論從能量和面積上講都是非常高效的。
    的頭像 發(fā)表于 02-18 17:26 ?1973次閱讀
    關于NS <b class='flag-5'>SAR</b> <b class='flag-5'>ADC</b>的paper結構介紹
    顶级赌场连环夺宝下载| 下三元八运24山详解| 德州百家乐官网赌博规则| 百家乐官网小型抽水泵| 百家乐官网牌机的破解法| 真人百家乐官网在线玩| 英超| 百家乐官网赢利策略| 百家乐官网视频聊天软件| 关于百家乐官网概率的书| 百家乐官网庄家出千内幕| 百家乐官网套装| 百家乐官网官方游戏下载| 广州百家乐官网娱乐场开户注册| 免费百家乐官网平预测软件| 百家乐游戏平台排名| 玩百家乐的高手| 大发888娱乐城范本| 棋牌室营业执照| 网上百家乐官网新利| 澳门百家乐官网博牌| 88娱乐城网址tlyd| 淘金百家乐官网现金网| 百家乐官网小钱赢钱| 百家乐真钱电玩| 金域百家乐的玩法技巧和规则| 大发888下载网站| 太子娱乐城官网| 真人百家乐官网皇冠网| 网上百家乐官网是真是假天涯论坛| 百家乐攻略投注法| 百家乐筹码14克| 香港六合彩全年资料| 在百家乐官网二庄两闲揽的概率 | 网上百家乐官网破战| 百家乐庄家赢钱方法| 永利高百家乐官网网址| 克拉克百家乐官网的玩法技巧和规则 | 百家乐代理| 真钱梭哈| 试玩百家乐官网代理|