GAL

GAL（Generic Array Logic， GAL，通用數組邏輯）以 PAL（可編程數組邏輯，PLD 的一種）為基礎，此是由萊迪思半導體公司所發明，GAL 的特性與 PAL 相同，不過 PAL 的電路配置、配置只能進行一次的程序刻錄，不能再有第二次，而 GAL 則可反復對電路配置、配置進行刻錄、清除、再刻錄、再清除。

這種可重復刻錄的特性，讓 GAL 在研發過程時的試制階段（prototyping stage）特別好用，一旦在邏輯電路的設計上發現有任何程序錯誤，若是用 GAL 就能以重新刻錄的方式來修正錯誤。

此外，GAL 也可以用 PAL 的刻錄器來進行刻錄及再刻錄。

還有 PEEL（Programmable Electrically Erasable Logic），與 GAL 類似，PEEL 由 International CMOS Technology 公司提出。

CPLD

PAL、GAL 僅適合用在約數百個邏輯門所構成的小型電路，若要實現更大的電路，則適合用 CPLD（Complex PLD，復雜型 PLD），一顆 CPLD 內等于包含了數顆的 PAL，各 PAL（邏輯區塊）間的互接連線也可以進行程序性的規劃、刻錄，運用這種多合一（All-In-One）的集成作法，使一顆 CPLD 就能實現數千個，甚至數十萬個邏輯門才能構成的電路。

有些 CPLD 可以用 PAL 的刻錄器來進行刻錄，但這種刻錄方式對經常有數百只接腳的 CPLD 來說并不方便。另一種刻錄方式是 CPLD 已焊于印刷電路板上，之后透過額外的臨時外接，或原有線路的內接，使 CPLD 與個人電腦間能獲取連線，由個人電腦以串列或并行方式將新的刻錄資料發送到 CPLD 上，而 CPLD 內部也具有解碼電路能對接收到的資料進行還原解析，之后再進行重新的刻錄，以此方式讓 CPLD 內的程序獲得更新。

FPGA

FPGA（Field Programmable Gate Array，FPGA），場式可編程閘數組或現場可編程閘數組，是以閘數組（Gate Array）技術為基礎所發展成的一種 PLD。

FPGA 運用一種邏輯門式的網格（Grid），這種網格與普通的「閘數組」相類似，網格可以在 FPGA 芯片出廠后才進行配置配置的程序性規劃。

FPGA 通常也可以在焊接后再進行程序刻錄、變更的工作，這某種程度上與大型的 CPLD 相似。絕大多數的 FPGA，其內部的程序配置配置是易失性的，所以在設備重新獲得電力后，就必須將配置配置內容重新加載（re-load）到 FPGA 中，或者期望改變 FPGA 內的配置配置時，也必須進行重新加載的動作。

FPGA 與 CPLD 都很適合用在特殊、特定的工作上，這是以此類芯片的技術本質來做為合適性的考量，然而有時在以經濟性為主的權衡評估下也適合使用 FPGA、CPLD，或者有時也會以工程師的個人偏好與經驗來決定。
編輯：hfy