你必須了解的AXI總線詳解
不同類型的DMA
GPIO
PL general purpose AXI
GP AXI utlilizing PS DMAC
ACP w/DMA
幾種DMA的總結
ZYNQ中不同應用的DMA 幾個常用的 AXI 接口 IP 的功能（上面已經提到）： AXI-DMA：實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉換 AXI-FIFO-MM2S：實現從 PS 內存到 PL 通用傳輸通道 AXI-GP<----->AXI-Stream 的轉換 AXI-Datamover：實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉換，只不過這次是完全由 PL 控制的， PS 是完全被動的。 AXI-VDMA：實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP<---->AXI-Stream 的轉換，只不過是專門針對視頻、圖像等二維數據的。 AXI-CDMA：這個是由 PL 完成的將數據從內存的一個位置搬移到另一個位置，無需 CPU 來插手。 涉及到DMA主要包括AXI Centralized DMA、AXI Video DMA和AXI DMA，詳細的描述及IP核如下圖所示：
圖4?39 幾種DMA應用 具體的描述如下表： 表4?19 幾種應用DMA描述
| 類型 | 接口名稱 | 數據位寬 | 接口類型 | 功能描述 | 關鍵特性 |
| AXI Centralized DMA | control | 32 | AXI4-lite slave | CPU通過總線對ＤＭＡ內部的源地址寄存器、目的地址寄存器、控制寄存器、狀態寄存器和傳輸數據長度寄存器等進行初始化。 | a兼容總線AXI4、AXI4-lite接口協議； bAXI4數據寬度支持32、64、128、256、512、1024； cAXI4-Stream 數據寬度支持8、16、32、64、128、256、512、1024； d可選的數據重組引擎； e獨立且異步的數據通道操作； g可選S/G模式傳輸和普通模式傳輸； h可選存儲轉發。 |
| Scatter/gather | 32 | AXI4 master | 從系統內存讀取和更新ＤＭＡ傳輸數據的配置信息，根據配置信息初始化CDMA傳輸參數，執行S/G傳輸模式；它卸載了CPU控制傳輸，實現硬件自動化。 | ||
| data read | 32、64、128、256、512、1024 | AXI4 master | 根據源地址從系統內存中讀取數據。 | ||
| data write | 32、64、128、256、512、1024 | AXI4 master | 根據目的地址向系統內存中寫入數據。 | ||
| AXI Video DMA | control | 32 | AXI4-lite slave | 訪問VDMA內部的寄存器，對ＤＭＡ內部的源地址寄存器、目的地址寄存器、控制寄存器、狀態寄存器和傳輸數據長度寄存器等進行初始化。 | a 高帶寬直接存儲的視頻數據流； b 具有二維DMA傳送操作； c 獨立且異步讀取和寫入通道操作； d 同步耦合幀緩沖區； e 支持最大32幀緩沖區； f 支持動態時鐘頻率的變化； g 配置突發傳輸數據的大小與行緩沖區的深度； h 處理器可訪問的初始化、中斷、狀態和管理寄存器； i 兼容AXI4、AXI4-lite、AXI4-stream接口協議； j 可選的S/G傳輸模式和普通模式傳輸。 |
| Scatter/gather | 32 | AXI4 master | 從系統內存讀取和更新ＤＭＡ傳輸數據的配置信息，根據配置信息初始化ＶＤＭＡ傳輸參數，執行S/G傳輸模式；它卸載了CPU控制傳輸，實現硬件自動化。 | ||
| data memory mapped read(mm2s) | 32、64、128、256、512、1024 | AXI4 master | 根據源地址從系統內存中讀取數據。 | ||
| data memory mapped write(s2mm) | 32、64、128、256、512、1024 | AXI4 master | 根據目的地址向系統內存中寫入數據。 | ||
| data stream out | 8、16、32、64、128、256、512、1024 | AXI4-Stream master | 從VDMA側到兼容AXI4-Stream流接口的數據傳輸；數據位寬必須不大于data memory mapped 數據的位寬。 | ||
| data stream in | 8、16、32、64、128、256、512、1024 | AXI4-Stream slave | 從兼容AXI4-Stream流接口到VDMA側的數據傳輸；數據位寬必須不大于data memory mapped 數據的位寬。 | ||
| AXI DMA | Control | 32 | AXI-lite Slave | 訪問DMA內部的寄存器，對ＤＭＡ內部的源地址寄存器、目的地址寄存器、控制寄存器、狀態寄存器和傳輸數據長度寄存器等進行初始化。 | a 兼容AXI4-lite AXI4、AXI4-Stream總線接口協議； b 可選的普通傳輸模式和S/G模式； c 數據寬度可至1024； d 可選AXI控制流和狀態流； e 兩通道是獨立、全雙工的。 |
| AXI Memory Map Read Master | 32、64、 128、 256、512、 1024 | AXI4 Master | 根據源地址從系統內存中讀取數據。 | ||
| AXI Memory Map write Master | 32、64、 128、 256、512、 1024 | AXI4 Master | 根據目的地址向系統內存中寫入數據。 | ||
| Scatter/ Gather | 32 | AXI4 Master | 從系統內存讀取和更新ＤＭＡ傳輸數據的配置信息，根據配置信息初始化ＤＭＡ傳輸參數，執行S/G傳輸模式；它卸載了CPU控制傳輸，實現硬件自動化。 | ||
| Data Stream Out | 32、64、 128、 256、512、 1024 | AXI4- Stream Master | 從DMA側到兼容AXI4-Stream流接口的數據傳輸；數據位寬必須不大于data memory mapped 數據的位寬。 | ||
| Data Stream In | 32、64、 128、 256、512、 1024 | AXI4- Stream Slave | 從兼容AXI4-Stream的流接口到DMA側的數據傳輸；數據位寬必須不大于data memory mapped 數據的位寬。 | ||
| AXI Control Stream Master | 32 | AXI4- Stream Master | 控制memory to stream的數據流 | ||
| AXI Status Stream Slave | 32 | AXI4- Stream Slave | AXI4-Stream側傳入數據流的狀態 |
責任編輯：xj
原文標題：AXI總線詳解-不同類型的DMA
文章出處：【微信公眾號：OpenFPGA】歡迎添加關注！文章轉載請注明出處。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
dma
+關注
關注
3文章
566瀏覽量
100953 -
AXI總線
+關注
關注
0文章
66瀏覽量
14313
原文標題：AXI總線詳解-不同類型的DMA
文章出處：【微信號：Open_FPGA，微信公眾號：OpenFPGA】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
I2C總線數據包結構詳解
。以下是I2C總線數據包結構的詳解： 一、I2C總線數據包的基本組成 I2C總線上的數據傳輸以數據包為單位進行，每個數據包包含起始信號、設備地址、數據傳輸方向位、數據字節以及應答信號（
AMBA AXI4接口協議概述
AMBA AXI4（高級可擴展接口 4）是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的即插即用型 IP 進一步擴展了 AMD 平臺
【CAN總線知識】全面了解CAN總線協議
提及總線，總是讓人聯想到那些交錯在一起的計算機電線。那么這些電線如何發揮功效呢？這還得配合總線協議的管理來使用。那么今天我們介紹的就是CAN總線協議。看看這個協議的含義和應用吧。CAN總線
Xilinx NVMe AXI4主機控制器，AXI4接口高性能版本介紹
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD，無需CPU，自動加速處理所有的NVMe協議命令，具備獨立的數據寫入和讀取AXI4接口，不但適用高性能、順序
Linux項目開發,你必須了解Systemd服務!
本身進行更多的管理。Systemd就是為了解決這些問題而誕生的。它的設計目標是，為系統的啟動和管理提供一套完整的解決方案，根據Linux慣例，字母d是守護進程（daem
有關PL端利用AXI總線控制PS端DDR進行讀寫（從機wready信號一直不拉高）
，DDR就不會拉高wready信號，驗證如圖所示，必須你首先給wvalid信號，wready信號才會拉高
情形二：如果設置為AXI3，如圖所示
經過驗證發現，最后DDR會一開始就拉高wready信號
發表于 05-31 12:04
SoC設計中總線協議AXI4與AXI3的主要區別詳解
AXI4和AXI3是高級擴展接口（Advanced eXtensible Interface）的兩個不同版本，它們都是用于SoC（System on Chip）設計中的總線協議，用于處理器和其它外設之間的高速數據傳輸。
你以為的RAM不是你以為的RAM~
一、DTCM和AXI連接的RAMSTM32H7系列處理器內部有多個RAM空間，每個RAM空間的大小和響應速度都不一樣。這里面我們重點關注DTCM總線矩陣連接的128KBRAM和AXI總線
PCIe-AXI-Cont用戶手冊
PCIe-AXI-Controller兼容PCI Express base Specification Revision 3.1，實現PCIe PHY layer，Data link layer以及
發表于 02-22 09:15
?3次下載
PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller
PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，實現PCIe PHY Layer，Data Link Layer以及
工商網監
評論