臺積電第六代CoWoS晶圓級芯片封裝量產，單封裝內集成多達12顆HBM內存
據媒體報道，作為全球一號代工廠，臺積電已經開始大規模量產第六代CoWoS晶圓級芯片封裝技術，集成度大大提高。
我們知道，如今的高端半導體芯片越來越復雜，傳統的封裝技術已經無法滿足，Intel、臺積電、三星等紛紛研發了各種2.5D、3D封裝技術，將不同IP模塊以不同方式，整合封裝在一顆芯片內，從而減低制造難度和成本。
CoWoS的全稱為Chip-on-Wafer-on-Substrate，是一種將芯片、基底都封裝在一起的技術，并且是在晶圓層級上進行，目前只有臺積電掌握，技術細節屬于商業機密。
它屬于2.5D封裝技術，常用于HBM高帶寬內存的整合封裝，比如AMD Radeon VII游戲卡、NVIDIA V100計算卡都屬于此類。
CoWoS封裝結構簡圖
臺積電當然也不會披露第六代CoWoS的細節，只是說可以在單個封裝內，集成多達12顆HBM內存。
最新的HBM2E已經可以做到單顆容量16GB，12顆封裝在一起那就是海量的192GB！
責任編輯：gt
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
芯片
+關注
關注
456文章
51185瀏覽量
427283 -
臺積電
+關注
關注
44文章
5686瀏覽量
167002 -
晶圓
+關注
關注
52文章
4976瀏覽量
128315 -
封裝
+關注
關注
127文章
7996瀏覽量
143410
發布評論請先 登錄
相關推薦
臺積電超大版CoWoS封裝技術：重塑高性能計算與AI芯片架構
一、技術前沿探索：從微小到宏大的CoWoS封裝技術演進 在半導體技術的浩瀚星空中，每一次技術的革新都如同星辰般璀璨奪目。去年臺積電在歐洲開放
先進封裝行業：CoWoS五問五答
（Substrate）連接整合而成。其核心在于將不同芯片堆疊在同一硅中介層上，實現多芯片互聯，從而提高芯片的集成度和性能。 發展歷程： 2011 年：
臺積電CoWoS封裝A1技術介紹
WoW 的 Graphcore IPU BOW。 2.5D = 有源硅堆疊在無源硅上——最著名的形式是使用臺積電 CoWoS-S 的帶有 HBM
臺積電計劃2027年推出超大版CoWoS封裝
在11月的歐洲開放創新平臺（OIP）論壇上，臺積電宣布了一項重要的技術進展。據透露，該公司有望在2027年推出超大版本的CoWoS（晶
明年全球CoWoS產能需求將增長113% 臺積電月產能將增至6.5萬片晶圓
、SPIL）和安靠（Amkor）正在擴大產能。根據DIGITIMES Research最新關注全球CoWoS封裝技術和產能的報告，到2025年第四季度末，臺積
GPU集成12顆HBM4，臺積電CoWoS-L、CoW-SoW技術演進
電子發燒友網報道（文/黃晶晶）日前消息，臺積電計劃于2027年量產CoW-SoW（晶圓上系統）
臺積電加速擴產CoWoS，云林縣成新封裝廠選址
臺積電，作為全球領先的半導體制造巨頭，正加速推進其CoWoS（Chip On Wafer On Substrate）封裝技術的產能擴張計劃。
臺積電研發芯片封裝新技術：從晶圓級到面板級的革新
在半導體制造領域，臺積電一直是技術革新的引領者。近日，有知情人士透露，這家全球知名的芯片制造商正在積極探索一種全新的芯片
臺積電新版CoWoS封裝技術拓寬系統級封裝尺寸
新版CoWoS技術使得臺積電能制造出面積超過光掩模（858平方毫米）約3.3倍的硅中介層。因此，邏輯電路、8個HBM3/HBM3E
SK海力士與臺積電共同研發HBM4，預計2026年投產
自 HBM3E（第五代 HBM 產品）起，SK海力士的 HBM 產品基礎裸片均采用自家工藝生產；然而，從 HMB4（第六代
工商網監
評論