富士通進(jìn)一步改進(jìn)制造工藝，為 ASIC 和 COT 客戶提供世界一流的 65 納米 CMOS 技術(shù)。這種極具競(jìng)爭(zhēng)力的 65 納米技術(shù)具有最大化性能和最小化功耗的選項(xiàng)。因此，該技術(shù)既適合以性能為導(dǎo)向的應(yīng)用程序，也適合結(jié)合了卓越性能和長(zhǎng)電池壽命的移動(dòng)應(yīng)用程序。

正如公司的技術(shù)路線圖（圖 1）所示，與 90 納米技術(shù)相比，富士通的 65 納米技術(shù)將柵極縮小了 25%。富士通將于 2006 年初開(kāi)始接受 65 納米技術(shù)的流片驗(yàn)收。

CMOS技術(shù)路線圖

富士通 65 納米技術(shù)為用戶提供了兩個(gè)系列的選擇：

CS200用于高性能用途，如高端服務(wù)器CPU芯片

CS200A 用于低功耗/移動(dòng)使用

圖 2 說(shuō)明了這兩個(gè)系列的應(yīng)用范圍。這兩個(gè)系列都提供了一系列具有不同泄漏功率/性能點(diǎn)的晶體管，使設(shè)計(jì)人員能夠混合晶體管類(lèi)型以實(shí)現(xiàn)高性能和低功耗。CS200A 技術(shù)提供了種類(lèi)繁多的晶體管，從用于手機(jī)等應(yīng)用的低泄漏 (LL) 到用于服務(wù)器或網(wǎng)絡(luò)設(shè)備的超高速 (UHS)。

CS200和CS200A晶體管品種

高性能晶體管

CS200 技術(shù)的進(jìn)步包括改進(jìn)的 CMOS 晶體管配置。具體來(lái)說(shuō)，CS200 晶體管的柵極長(zhǎng)度為 30 nm，比 CS100 晶體管的尺寸縮小了 75%。較小的晶體管還使用新的鎳多晶硅/多晶硅堆棧，而不是用于 CS100 晶體管的多晶鈷/多晶硅堆棧。新材料較低的薄層電阻可確保較低的柵極電阻，從而轉(zhuǎn)化為更高的速度。

nMOSFET 的 I(on) 和 I(off) 特性

為了說(shuō)明這種晶體管配置的優(yōu)勢(shì)，圖 3 顯示了 CS200 nMOSFET 的 Ion 和 Ioff 特性以及競(jìng)爭(zhēng)技術(shù)的特性。富士通的 CS200 晶體管在速度和漏電流方面都表現(xiàn)出卓越的特性。一些 CS200 基準(zhǔn)電路的 SPICE 仿真顯示速度提高了 20% 到 30%，如下表所示。富士通投入了大量精力來(lái)實(shí)現(xiàn)這些性能改進(jìn)，以便在公司自己的高性能服務(wù)器中使用。

CS200 電路延遲性能（每門(mén) ps）

編輯：hfy