各種拓?fù)浣Y(jié)構(gòu)中SiC MOSFET的出現(xiàn)大大提高了性能和效率。但是，如果使用不當(dāng)，工程師會很快發(fā)現(xiàn)自己對設(shè)備故障感到沮喪。與客戶的看法形成鮮明對比的是，這些故障通常不是SiC MOSFET技術(shù)的固有弱點(diǎn)，而是圍繞柵極環(huán)路的設(shè)計選擇。特別是，對高端設(shè)備和低端設(shè)備之間的導(dǎo)通交互作用缺乏關(guān)注會導(dǎo)致因錯誤的電路選擇而引發(fā)的災(zāi)難性故障。在本文中，我們表明，在柵極電路環(huán)路中使用柵極源電容器進(jìn)行經(jīng)典的阻尼工作是一個巨大的隱患，并且是SiC MOSFET柵極經(jīng)常被隱藏的殺手。這種抑制閘門振動的做法，為了改善開關(guān)瞬態(tài)，實(shí)際上會在柵極上造成很大的應(yīng)力。通過測量不容易看到這種應(yīng)力，因為它們出現(xiàn)在內(nèi)部柵極節(jié)點(diǎn)上，而不是外部可測量的節(jié)點(diǎn)上，這要?dú)w功于CGS，似乎被很好地弄濕了。此外，我們討論了必須給予SiC MOSFET體二極管的注意。SiC MOSFET的體二極管周圍存在許多誤解，以至于即使是資深技術(shù)人員有時也認(rèn)為該體二極管是無反向恢復(fù)的。實(shí)際上，我們證明了SiC MOSFET的體二極管，尤其是平面柵極器件，可能是造成柵極損壞的罪魁禍?zhǔn)住?/p>

為什么需要注意SiC MOSFET柵極？盡管具有常規(guī)的SiO2柵氧化物，但是該氧化物的性能比常規(guī)的基于Si的半導(dǎo)體中的經(jīng)典的Si-SiO2界面差。這是由于在SiC的Si端接面上生長的SiO2界面處的固有缺陷。相對于基于Si的器件，這使氧化物更容易受到過電壓的影響，并且其他電應(yīng)力極大地限制了VGSMax。

圖1顯示了SiC MOSFE的活潑二極管，小QRR和短trr很難測量，并且經(jīng)常與測試系統(tǒng)的寄生電容相混淆。但是，在IRR回程管腳中可能會發(fā)生di / dt> 40 A / ns的情況。這種超快的IRR事件可能會使器件本身的VGS上拉超過V的電壓，并在每個導(dǎo)通周期內(nèi)引起嚴(yán)重的過應(yīng)力。產(chǎn)生的過沖與IRR速度成正比。最終，這種持續(xù)的壓力將導(dǎo)致災(zāi)難性的失敗。

圖1：反向恢復(fù)電流SiC MOSFET

除了使能的門上的過應(yīng)力外，禁用的門也會受到影響。如果VGS> Vth，則ID開始在禁用的設(shè)備中流動。直通電流將導(dǎo)致諧振電路的進(jìn)一步激勵，并可能發(fā)生直通電流引起的自持振蕩。如圖2所示。

圖2：SiC MOSFET的開關(guān)瞬態(tài)：VDD= 720V，ID= 20A，TC= 175°C，RG=10Ω，CGS= 10nF

通常，設(shè)計人員試圖通過添加一個外部CGS電容器來減輕這些振蕩效應(yīng)（圖2中所示的影響）。這個電容器可以方便地抑制振蕩，并且似乎可以解決問題。可以看到的事實(shí)是，衰減和由此產(chǎn)生的干凈的示波器圖像類似于真實(shí)門外的事件，設(shè)計人員實(shí)際上在做的事情正在惡化對真實(shí)門的影響。外部CGS會增加一個諧振腔，并使柵極上快速IRR瞬變（反跳）的影響惡化。使用物理的，可擴(kuò)展的SPICE模型，可以研究這些難以探測的效果，并會很快注意到CGS電容器。圖3顯示了仿真原理圖，圖4顯示了最終結(jié)果，顯示了由快速IRR和添加的阻尼電容器之間的相互作用引起的VGS上的7 V過應(yīng)力。

圖3：仿真示意圖

圖4：仿真分析

使用SiC MOSFET成功進(jìn)行高速開關(guān)的關(guān)鍵是對柵極電路和所用器件的驅(qū)動條件進(jìn)行適當(dāng)?shù)恼{(diào)整，仔細(xì)閱讀數(shù)據(jù)手冊將迅速揭示當(dāng)前器件內(nèi)部RG的快速范圍。此外，移除外部CGS電容器，設(shè)置正確的外部柵極電阻RG，并使用具有源極感測的封裝（TO-247-4L，D2PAK-7L或類似產(chǎn)品），并結(jié)合正確的柵極環(huán)路設(shè)計，將產(chǎn)生最好的切換。如果要照顧到其余的環(huán)路寄生電感，則啟用超過120 V / ns和6 A / ns的瞬態(tài)電壓（使用同類最佳的MOSFET）。

編輯：hfy