Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上與 Zynq UltraScale+ MPSoC VCU（H.264/H.265 視頻編解碼器）連用。

因此，調(diào)試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。

DDR PHY 與電路板調(diào)試：

Zynq UltraScale+ MPSoC VCU DDR 控制器采用 MIG PHY。

這意味著您可以使用標準 MIG 示例設計來驗證您的電路板布局是否正確，并驗證 DDR 接口是否工作正常。

建議您參考 (PG150) 基于UltraScale 架構的 FPGA 內(nèi)存 IP 產(chǎn)品指南，以獲得關于 DDR4 示例設計的更多信息，以及用于驗證內(nèi)存接口的測試工作臺。

也可以查看（Xilinx 答復 68937），了解有關調(diào)試的更多詳情。

這只針對調(diào)試，而且我們不需要與設計的其余部分通信，因此建議禁用 AXI 接口（使用本機模式），并在高級選項卡中啟用高級流量生成器：

DDR 應用：

一旦 PHY 接口被驗證，如果還會出現(xiàn)問題，請嘗試切換到 PS-DDR，看看問題是否還會繼續(xù)。

這將表明該問題是一個 VCU 至內(nèi)存的普通問題，還是一個出現(xiàn)在正在使用 Zynq UltraScale+ MPSoC VCU DDR 控制器的地方的特殊問題。

DDR 性能：

對于性能問題，可將板上的性能與 ZCU106 進行比較，也可以參考 (PG252) H.264/H.265 視頻編解碼器 (VCU) 產(chǎn)品指南。

審核編輯：何安