74LS193芯片是同步四位二進制可逆計數器,它具有雙時鐘輸入,并具有異步清零和異步置數等功能。
74ls193計數器工作原理:
193為可預置的十進制同步加/減計數器,共有54193/74193,54LS193/74LS193兩種線路結構形式。其主要電特性的典型值如下:
193的清除端是異步的。當清除端(CLEAR)為高電平時,不管時鐘端(CDOWN、CUP)狀態如何,即可完成清除功能。
193的預置是異步的。當置入控制端(LOAD)為低電平時,不管時鐘(CDOWN、CUP)的狀態如何,輸出端(QA-QD)即可預置成與數據輸入端(A-D)相一致的狀態。
193的計數是同步的,靠CDOWN、CUP同時加在4個觸發器上而實現。在CDOWN、CUP上升沿作用下QA-QD同時變化,從而消除了異步計數器中出現的計數尖峰。當進行加計數或減計數時可分別利用CDOWN或CUP,此時另一個時鐘應為高電平。
當計數上溢出時,進位輸出端(CARRY)輸出一個低電平脈沖,其寬度為CUP低電平部分的低電平脈沖;當計數下溢出時,錯位輸出端(BORROW)輸出一個低電平脈沖,其寬度為CDOWN低電平部分的低電平脈沖。
當把BORROW和CARRY分別連接后一級的CDOWN、CUP,即可進行級聯。
74ls193引腳圖:
![](https://file.elecfans.com/web2/M00/06/A0/poYBAGDntoSAebUqAADn_AUGJR8888.png)
74LS193引腳圖
74ls193引腳說明:
-
BORROW錯位輸出端(低電平有效)
-
CARRY進位輸出端(低電平有效)
-
CDOWN減計數時鐘輸入端(上升沿有效)
-
CUP加計數時鐘輸入端(上升沿有效)
-
CLEAR異步清除端
-
A-D并行數據輸入端
-
LOAD異步并行置入控制端(低電平有效)
-
QA-QD輸出端
74ls193功能表:
![](https://file.elecfans.com/web2/M00/06/A0/poYBAGDntxyAB0KPAABYA1AagOA227.png)
74LS193功能表
![](https://file.elecfans.com/web2/M00/06/A5/pYYBAGDntxCABUppAADn_AUGJR8423.png)
-
二進制
+關注
關注
2文章
796瀏覽量
41757 -
雙時鐘模式
+關注
關注
0文章
2瀏覽量
5759 -
異步清零法
+關注
關注
4文章
3瀏覽量
6781
發布評論請先 登錄
相關推薦
STM32引腳中的BOOT1在哪里
THS4131 5.6引腳短路的原因?
74LS04:經典反相器芯片的工作原理和應用解析
![<b class='flag-5'>74LS</b>04:經典反相器芯片的工作原理和應用解析](https://file1.elecfans.com/web2/M00/E2/F9/wKgaomY65BqAakRYAAFPghbE30E962.png)
具有低電平有效的開漏復位功能的3引腳電壓監控器TLV8x3數據表
![具有低電平有效的開漏復位<b class='flag-5'>功能</b>的3<b class='flag-5'>引腳</b>電壓監控器TLV8x3數據<b class='flag-5'>表</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
集成芯片74ls00引腳功能
集成芯片74ls04引腳功能
帶有8引腳MSOP封裝的150 mA LDO調節器數據表
![帶有8<b class='flag-5'>引腳</b>MSOP封裝的150 mA LDO調節器數據<b class='flag-5'>表</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
帶有8引腳MSOP封裝的250 mA LDO調節器數據表
![帶有8<b class='flag-5'>引腳</b>MSOP封裝的250 mA LDO調節器數據<b class='flag-5'>表</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論