衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado HLS從HDL到模型和C的描述

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-26 17:15 ? 次閱讀

先從運(yùn)行一個(gè)創(chuàng)建一個(gè)項(xiàng)目開(kāi)始吧。

首先打開(kāi)Vivado設(shè)計(jì)套件Vivado HLS 2015.4;

Vivado HLS從HDL到模型和C的描述

輸入項(xiàng)目的名稱和存放的位置;

Vivado HLS從HDL到模型和C的描述

點(diǎn)擊下一步,輸入設(shè)計(jì)頂層函數(shù)的名稱,接著下一步;

Vivado HLS從HDL到模型和C的描述

暫時(shí)不需要填寫(xiě),直接下一步;

Vivado HLS從HDL到模型和C的描述

解決方案的名字默認(rèn) (solution1)就好, 時(shí)鐘周期根據(jù)需要自己設(shè),這里我設(shè)(10 ns), 時(shí)鐘的不確定性一般為12.5%,接著選擇器件,最后“finish”。

Vivado HLS從HDL到模型和C的描述

將該例程的設(shè)計(jì)文件和testbench全部復(fù)制到剛才創(chuàng)建的項(xiàng)目目錄下:

Vivado HLS從HDL到模型和C的描述

在設(shè)計(jì)資源窗口右擊“Source”,添加設(shè)計(jì)文件;

Vivado HLS從HDL到模型和C的描述

再接著右擊“Test Bench”,添加文件;

Vivado HLS從HDL到模型和C的描述

至此,項(xiàng)目建設(shè)完成。接著進(jìn)行綜合仿真,驗(yàn)證設(shè)計(jì)。 點(diǎn)擊“Run C Snthry”。

Vivado HLS從HDL到模型和C的描述

Vivado HLS從HDL到模型和C的描述

點(diǎn)擊“Run C Simulation”,接著點(diǎn)擊“OK”;

Vivado HLS從HDL到模型和C的描述

Vivado HLS從HDL到模型和C的描述

至此,此項(xiàng)目在沒(méi)有硬件調(diào)試的前提下算是成功運(yùn)行了。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • HDL
    HDL
    +關(guān)注

    關(guān)注

    8

    文章

    328

    瀏覽量

    47468
  • 模型
    +關(guān)注

    關(guān)注

    1

    文章

    3313

    瀏覽量

    49228
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66892
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    科技云報(bào)到:模型云端,“AI+云計(jì)算”還能講出什么新故事

    科技云報(bào)到:模型云端,“AI+云計(jì)算”還能講出什么新故事
    的頭像 發(fā)表于 01-07 13:27 ?130次閱讀

    Level1 ModelLevel3 Modle來(lái)感受器件模型是如何開(kāi)發(fā)的

    ? ? ? ?本文Level1 modelLevel3 model的Ids電流公式的發(fā)展來(lái)感受Compact器件模型是如何開(kāi)發(fā)的。 MOS技術(shù)擴(kuò)展納米尺寸,帶來(lái)了電路模擬器中器件
    的頭像 發(fā)表于 01-03 13:49 ?179次閱讀
    <b class='flag-5'>從</b>Level1 Model<b class='flag-5'>到</b>Level3 Modle來(lái)感受器件<b class='flag-5'>模型</b>是如何開(kāi)發(fā)的

    助力AIoT應(yīng)用:在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    Darknet 上訓(xùn)練的截圖 四、 通過(guò) Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署 FPGA,需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬
    發(fā)表于 12-06 17:18

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開(kāi)布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?436次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado 2024.1版本的新特性(2)

    綜合角度看,Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開(kāi)始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1075次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    優(yōu)化 FPGA HLS 設(shè)計(jì) 用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計(jì)性能。 介紹 高級(jí)設(shè)計(jì)能夠以簡(jiǎn)潔的方式捕獲設(shè)計(jì),從而
    發(fā)表于 08-16 19:56

    一種在HLS中插入HDL代碼的方式

    很多人都比較反感用C/C++開(kāi)發(fā)(HLS)FPGA,大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也有自己的優(yōu)點(diǎn),除了快速構(gòu)建算法外,還有一個(gè)就是接口的生成,尤其對(duì)于AXI類接口,按照
    的頭像 發(fā)表于 07-16 18:01 ?828次閱讀
    一種在<b class='flag-5'>HLS</b>中插入<b class='flag-5'>HDL</b>代碼的方式

    模型應(yīng)用之路:提示詞通用人工智能(AGI)

    模型在人工智能領(lǐng)域的應(yīng)用正迅速擴(kuò)展,最初的提示詞(Prompt)工程追求通用人工智能(AGI)的宏偉目標(biāo),這一旅程充滿了挑戰(zhàn)與創(chuàng)新。本文將探索大模型在實(shí)際應(yīng)用中的進(jìn)展,以及它們?nèi)?/div>
    的頭像 發(fā)表于 06-14 10:20 ?2382次閱讀
    大<b class='flag-5'>模型</b>應(yīng)用之路:<b class='flag-5'>從</b>提示詞<b class='flag-5'>到</b>通用人工智能(AGI)

    FPGA設(shè)計(jì)中 Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真

    今天給大俠帶來(lái)FPGA設(shè)計(jì)中用Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真,話不多說(shuō),上貨。 1、用matlab代碼,準(zhǔn)備好把圖片轉(zhuǎn)化成Vivado Simulator識(shí)別的格式,即每行一
    發(fā)表于 05-20 16:44

    簡(jiǎn)談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    、IO及其他外設(shè)、用于工業(yè)控制領(lǐng)域如嵌入式應(yīng)用。 AP SoC的誕生背景: 在全可編程平臺(tái)設(shè)計(jì)階段,設(shè)計(jì)已經(jīng)傳統(tǒng)上以硬件描述語(yǔ)言HDL為中心的硬件邏輯設(shè)計(jì),轉(zhuǎn)換到以C語(yǔ)言為代
    發(fā)表于 05-08 16:23

    VerilogVHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

    Verilog與VHDL語(yǔ)法是互通且相互對(duì)應(yīng)的,如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開(kāi)Vivado后它里面的語(yǔ)言模板后,也可以對(duì)比查看Verilog和VHDL之間的差異。
    的頭像 發(fā)表于 04-28 17:47 ?2669次閱讀
    Verilog<b class='flag-5'>到</b>VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

    Vivado 使用Simulink設(shè)計(jì)FIR濾波器

    小于通帶內(nèi)抖動(dòng)值0.03db。 通過(guò)將輸入信號(hào)改為脈沖信號(hào),脈沖寬度為1個(gè)周期,此時(shí)可觀測(cè)到此fir濾波器的沖擊響應(yīng)。經(jīng)過(guò)以上步驟,基本驗(yàn)證此濾波器的設(shè)計(jì)能夠達(dá)到需求。 5. 將模型導(dǎo)入
    發(fā)表于 04-17 17:29

    Vivado編譯常見(jiàn)錯(cuò)誤與關(guān)鍵警告梳理與解析

    Xilinx Vivado開(kāi)發(fā)環(huán)境編譯HDL時(shí),對(duì)時(shí)鐘信號(hào)設(shè)置了編譯規(guī)則,如果時(shí)鐘由于硬件設(shè)計(jì)原因分配到了普通IO上,而非_SRCC或者_(dá)MRCC專用時(shí)鐘管腳上時(shí),編譯器就會(huì)提示錯(cuò)誤。
    的頭像 發(fā)表于 04-15 11:38 ?6080次閱讀

    簡(jiǎn)談Xilinx Zynq-7000嵌入式系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    應(yīng)用。 AP SoC的誕生背景: 在全可編程平臺(tái)設(shè)計(jì)階段,設(shè)計(jì)已經(jīng)傳統(tǒng)上以硬件描述語(yǔ)言HDL為中心的硬件邏輯設(shè)計(jì),轉(zhuǎn)換到以C語(yǔ)言為代表的軟件為中心的功能
    發(fā)表于 04-10 16:00

    # FPGA 編程如何工作?

    Vivado? HLS 編譯器提供了一個(gè)與專用和標(biāo)準(zhǔn)處理器共享關(guān)鍵技術(shù)的編程環(huán)境,可優(yōu)化基于 C 的程序。 =#6。= TensorFlow 和 PyTorch 等 AI 平臺(tái) 工程師使用Pytorch 或
    發(fā)表于 03-30 11:50
    悠哉棋牌游戏大厅| 百家乐追号软件| 玩百家乐官网怎么能赢吗| a8娱乐城官方网站| 百家乐2号破解下载| 678百家乐官网博彩娱乐平台| 世界十大博彩公司| 仕達屋百家乐的玩法技巧和规则| 百家乐官网凯时赌场娱乐网规则| 百家乐官网最全打法| 全讯网体育| 太阳城百家乐娱乐开户| 易球百家乐官网娱乐城| 百家乐官网出千技巧| 大发888在线娱乐合作伙伴| 百家乐博彩策略| 菲律宾百家乐官网娱乐| 柘荣县| 大发888 bet娱乐场下载| 百家乐强对弱的对打法| 院子围墙砌18还是24| 台山市| 边城棋牌中心| 百家乐翻天在线观看| 百家乐微笑投注| 新濠百家乐官网的玩法技巧和规则 | 百家乐官网账号变动原因| 鸿发| 大发888游戏平台 新葡京| 娱百家乐下载| 澳门百家乐娱乐城注册| 百家乐官网一年诈骗多少钱| 澳门百家乐官网走势图怎么看| 威尼斯人| 大发888游戏平台 娱乐场下载| 金世豪百家乐的玩法技巧和规则 | 正规博彩通| 德州扑克在线| 大发888充值卡| 百家乐资深| 百家乐网上真钱娱乐|