和上一篇文章介紹的cross一樣,SV跳變(=>)特性也能夠建模出比代碼覆蓋率更加復(fù)雜和豐富的功能覆蓋率。
在上面的例子當(dāng)中有1個跳變覆蓋率coverpoint:
bins ar1 = (8’h00 => 8’hFF);
這意味著驗(yàn)證環(huán)境需要施加激勵,讓adr1在連續(xù)2個周期內(nèi)從8’h00跳變到8’hff。
類似地,還有' bins ar2 ',指定了1’b1 => 1’b0的切換。
如果你希望adr1這個值能夠連續(xù)3拍值f這個場景,可以使用語法
‘hf[*3]
如果不要求連續(xù)覆蓋,那么可以使用語法
’hf[-> 3]
另外,注意下bins adrb3[] = (1,2=>3,4)這種寫法,其實(shí)等價于
binsadrb3[]=(1=>3),(1=>4),(2=>3),(2=>4);
SV信號跳變覆蓋率非常重要,因?yàn)榉浅6嗟腷ug都是出現(xiàn)在這種場景切換上的。
編輯:黃飛
-
信號
+關(guān)注
關(guān)注
11文章
2804瀏覽量
77109 -
代碼覆蓋率
+關(guān)注
關(guān)注
0文章
4瀏覽量
6849
原文標(biāo)題:如何使用SV建模信號跳變覆蓋率
文章出處:【微信號:芯片驗(yàn)證工程師,微信公眾號:芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
嵌入式仿真平臺SkyEye的覆蓋率分析相關(guān)資料下載
重點(diǎn)厘清覆蓋率相關(guān)的概念以及在芯片開發(fā)流程中跟覆蓋率相關(guān)的事項(xiàng)
Systemverilog覆蓋率的合并和計(jì)算方式
Verilog代碼覆蓋率檢查
USCIS API的應(yīng)用程序發(fā)熱覆蓋率下

IP開發(fā)時如何考慮復(fù)用覆蓋率
在線測試覆蓋率在電路板設(shè)計(jì)中的重要性

在線測試覆蓋率的實(shí)現(xiàn)方法與重要性
統(tǒng)計(jì)嵌入式代碼覆蓋率的方法和經(jīng)驗(yàn)

高覆蓋率的Verilog代碼的編寫技巧
代碼覆蓋率工具的重要性

評論