Allegro在導入網表文件時或者運行軟件的時候出現如下截圖報錯,很多網友找不到解決方法,其實是可以根據下面倆種方法去解決這個問題的。
第一種解決辦法:
1、當在設計過程中出現這個問題或者是在剛打開這個某一些文件出現這個問題的時候,可以點擊菜單欄命令“Tools--Database Check”進行文件檢測。
2、點擊之后彈出如上對畫框,將其中所有方框中的勾全部都勾選上。再點擊check 進行檢測即可。
第二種解決辦法:
導致出現這個報錯的還有一種誘因,就是版本文件不同。這個版本文件不同是指的:假如當前文件版本是16.6版本設計的,但是又用17.x版本進行設計,也會導出出現這個報錯。所以在設計之前最好是檢查一下文件版本,然后再進行設計。或者是電腦上的可以裝多個版本的Allegro軟件(安裝多個版本的方法可以在論壇上面搜索參考)這樣的話就可以很大程度上避免很多的一些沒必要的報錯。
審核編輯:湯梓紅
-
allegro
+關注
關注
42文章
662瀏覽量
145537 -
網表
+關注
關注
0文章
15瀏覽量
7687
原文標題:Allegro在導入Logic原理圖網表文件時出現.SVA報錯的詳細解決辦法
文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
allegro導入網表問題
緊急!!!allegro 導入網表報錯
cadence allegro 16.5軟件pcb導入網表時出現以下錯誤,導致導入失敗,無法添加和預覽封轉元件,求大神解答
allegro pcb desiger 導入網表
高速PCB設計allegro軟件操作導入網表的兩種方法
在allegro中導入網表,老是提示封裝名字無效或者太長的錯誤,什么原因呀?
allegro出鉆孔文件,生成鉆孔表時,出現報錯
cadence導入網表時出現錯誤
初始化版圖的基本參數設置,導入網表
導入網絡表文件
![<b class='flag-5'>導入網</b>絡<b class='flag-5'>表</b><b class='flag-5'>文件</b>](https://file1.elecfans.com/web2/M00/95/35/wKgZomTm-MqACf1bAAQAwsife58456.png)
評論