UCIe生態正在完善，Chiplet騰飛指日可待
感謝《半導體行業觀察》對新思科技的關注 Chiplet是摩爾定律放緩情況下，持續提高SoC高集成度和算力的重要途徑。目前業內已有多家企業發布了基于Chiplet技術的芯片，Chiplet儼然已成為各芯片廠商進入下一個關鍵創新階段并打破功率-性能-面積（PPA）天花板的一個絕佳技術選擇。 采用Chiplet的方式，可將不同功能的芯片通過2D或2.5D/3D的封裝方式組裝在一起，并可以以異構的方式在不同工藝節點上制造，但是到目前為止，實現Chiplet架構一直非常困難。為了做到這一點，采用這一技術的早期廠商已將單片式芯片設計方法應用于內部定義的設計與驗證流程，并開發了自己的接口技術。但是，非聚合裸片市場（即具備類似即插即用的靈活性及互操作性）的發展離不開行業標準和生態系統。通用Chiplet互連技術（UCIe）規范可以實現Chiplet的可定制與封裝級集成，可以說是Chiplet發展前路的一大助推劑，UCIe正在幫助我們迅速緊跟這種面向先進應用的全新設計方式。
Chiplet技術為何騰飛？
隨著對芯片性能的要求日益提高，需要在更小的空間里集成更多的晶體管，SoC的尺寸正在接近芯片制造的上限。傳統的單片SoC變得太大且成本過高，無法通過先進設計進行生產，并且良率風險也隨之攀升。而Chiplet技術將SoC組件分開制造，再封裝到一起，則可以降低成本，減少浪費，并大大改善可靠性。 除了在不同工藝節點支持最適合特定功能的不同組件外，Chiplet架構還允許將數字、模擬或高頻工藝的不同裸片集成到一起，還可以在設計中加入高度密集的3D內存陣列，即高帶寬內存（HBM）。 假設您需要開發一部設備，該設備的I/O接口（如以太網接口等）可能并不需要最前沿的工藝。按照Chiplet技術的思路，您可以在一個細化的層面以“形式遵循功能”的思路優化PPA，如果在不同的設備上使用的I/O子系統是一樣的，還可以一次性制造所有I/O接口，從而借助生產規模獲得更低成本。相比之下，如果整個SoC都位于同一裸片上，無論功能如何，I/O接口都要與您最先進的功能采用相同的工藝，除了制作成本增加外，一旦設計中的某個組件出現故障，就會導致整體失效。 規模和模塊化所帶來的靈活性，也將幫助您應對不斷縮小的上市時間窗口。具有標準功能的裸片可以混合并匹配，即獲得一種硬IP，從而讓您的工程人才專注于設計的差異化因素，以加快產品上市速度。 雖然上面的方式聽起來十分理想，但各個獨立的裸片在帶寬、互操作性和數據完整性方面具有很大差異，目前只有那些擁有足夠資源來支持裸片間定制互連開發的大公司才會采用這種技術。但是隨著這種更前沿設計方法的普及，裸片間的互連在本質上已經與互操作性相抵觸。 盡管存在這些挑戰，預計到2024年，Chiplet市場的規模將增長至500億美元；而UCIe則是這一增長的關鍵推動力。UCle為何成為
Chiplet設計的首選標準？
其實為了應對Chiplet設計中所面臨的挑戰，行業出現了幾種不同的標準。但是UCIe是唯一具有完整裸片間接口堆棧的標準，其他標準都沒有為協議棧提供完整裸片間接口的全面規范，大多僅關注在特定層。而且UCIe支持2D、2.5D和橋接封裝，預計未來還會支持3D封裝。 UCIe不僅能滿足大部分每引腳8Gbps至16Gbps的設計，還能滿足從網絡到超大規模數據中心等高帶寬應用中每引腳32Gbps的設計；換言之，該標準將滿足當前和未來的帶寬發展。UCIe有兩種不同的封裝類型：-
用于先進封裝的UCIe，如硅襯墊、硅橋或再分配層（RDL）扇出
-
用于標準封裝的UCIe，如有機襯底或層壓板
UCIe堆棧本身擁有三層：
-
最上端的協議層通過基于流量控制單元（FLIT）的協議實現，確保最大效率和降低延遲，支持最流行的協議，包括PCI Express（PCIe）、Compute Express Link（CXL）和/或用戶定義的流協議。
-
第二層用于對協議進行仲裁與協商，以及通過裸片間適配器進行連接管理。基于循環冗余檢查（CRC）和重試機制，該層還包括可選的錯誤糾正功能。
-
第三層為物理層（PHY），規定了與封裝介質的電氣接口，是電氣模擬前端（AFE）、發射器和接收器以及邊帶通道允許兩個裸片之間進行參數交換與協商的層級。邏輯PHY實現了連接初始化、訓練和校準算法，以及測試和修復功能。
▲圖：UCIe協議棧示意圖
EDA廠商推動UCle的發展
作為EDA和IP解決方案的領導者，新思科技已成為UCIe的成員之一，我們期待著未來對UCIe規范做出貢獻，與廣大UCIe的支持者們積極推動構建健康的UCIe生態系統。為了簡化UCIe設計路徑，新思科技推出了完整的UCIe設計解決方案，包括PHY、控制器和驗證IP（VIP）：-
PHY──支持標準和高級封裝選項，可采用先進的FinFET工藝，獲得高帶寬、低功耗和低延遲的裸片間連接。
- 控制器IP──支持PCIe、CXL和其它廣泛應用的協議，用于延遲優化的片上網絡（NoC）間連接及流協議；例如與CXS接口和AXI接口的橋接。
- VIP──支持全棧各層的待測設計（DUT）；包括帶有/不帶有PCIe/CXL協議棧的測試平臺接口、用于邊帶服務請求的應用編程接口（API），以及用于流量生成的API。協議檢查和功能覆蓋位于每個堆棧層和信令接口，實現了可擴展的架構和新思科技定義的互操作性測試套件。
在摩爾定律逼近極限的今天，Chiplet的發展已是大勢所趨，不過其前路仍然面臨著不少挑戰，需要產業界各個產業鏈的廠商支持，才能最終迎來其發展騰飛。
?
?
?
原文標題：UCIe生態正在完善，Chiplet騰飛指日可待
文章出處：【微信公眾號：新思科技】歡迎添加關注！文章轉載請注明出處。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
新思科技
+關注
關注
5文章
807瀏覽量
50424
原文標題：UCIe生態正在完善，Chiplet騰飛指日可待
文章出處：【微信號：Synopsys_CN，微信公眾號：新思科技】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
乾瞻科技UCIe IP設計定案，實現高速傳輸技術突破
全球高速接口IP領域的佼佼者乾瞻科技(InPsytech, Inc.)近日宣布，其Universal Chiplet Interconnect Express(UCIe)系列產品在性能與效率方面
乾瞻科技宣布最新UCIe IP設計定案，推動高速傳輸技術突破
新竹2025年1月16日?/美通社/ -- 高速接口IP領域的全球領導者乾瞻科技（InPsytech, Inc.）宣布，Universal Chiplet Interconnect Express
發表于 01-17 10:55
?55次閱讀
解鎖Chiplet潛力:封裝技術是關鍵
如今，算力極限挑戰正推動著芯片設計的技術邊界。Chiplet的誕生不僅僅是技術的迭代，更是對未來芯片架構的革命性改變。然而，要真正解鎖Chiplet技術的無限潛力， 先進封裝技術 成為了不可或缺
笙泉完善的MCU生態系統(ECO System)，賦能高效開發、提升競爭優勢
本帖最后由 noctor 于 2024-12-27 10:46 編輯
笙泉完善的MCU生態系統(ECO System)，賦能高效開發、提升競爭優勢
完善的生態系統
笙泉科
發表于 12-27 09:58
晟聯科UCIe+SerDes方案塑造高性能計算（HPC）新未來
Semiconductor Trade Statistics UCIe+SerDes對大算力芯片的價值 目前，基于UCIe的Multi-Die Chiplet是實現More than Moore的重要手段，結合先進的2.5D和
奇異摩爾32GT/s Kiwi Link Die-to-Die IP全面上市
技術創新為多芯粒系統的出現鋪平了道路，其中關鍵的一項創新是UCIe標準。UCIe標準于2022年3月推出，是芯粒互聯國際標準，UCIe有助于構建一個更廣泛的、經過驗證的芯粒生態系統。
Chiplet將徹底改變半導體設計和制造
本文由半導體產業縱橫（ID：ICVIEWS）編譯自IDTechEx全球Chiplet市場正在經歷顯著增長，預計到2035年將達到4110億美元。 在快速發展的半導體領域，小芯片技術正在成為一種開創性
最新Chiplet互聯案例解析 UCIe 2.0最新標準解讀
單個芯片性能提升的有效途徑?? ? 隨著半導體制程不斷逼近物理極限，越來越多的芯片廠商為了提升芯片性能和效率開始使用Chiplet技術，將多個滿足特定功能的芯粒單元通過Die-to-Die互聯技術
UCIe規范引領Chiplet技術革新,新思科技發布40G UCIe IP解決方案
了近3倍，算力提升了6倍，這背后離不開Chiplet（小芯片）設計方案的引入。Chiplet技術，作為“后摩爾定律時代”提升芯片性能的關鍵解決方案之一，正逐漸受到業界的廣泛關注。
IMEC組建汽車Chiplet聯盟
來源：芝能智芯 微電子研究中心imec宣布了一項旨在推動汽車領域Chiplet技術發展的新計劃。 這項名為汽車Chiplet計劃(ACP)的倡議，吸引了包括Arm、ASE、寶馬、博世、Cadence
新思科技發布40G UCIe IP，加速多芯片系統設計
新思科技近日宣布了一項重大技術突破，正式推出全球領先的40G UCIe（Universal Chiplet Interconnect Express）IP全面解決方案。這一創新成果以每引腳高達40 Gbps的驚人速度，重新定義了行業標準，為追求極致計算性能的人工智能數據中
新思科技發布全球領先的40G UCIe IP，助力多芯片系統設計全面提速
IP，可實現異構和同構芯片之間的快速連接。 新思科技40G UCIe PHY IP 能夠在同樣的芯片尺寸和能效基礎上，提供比 UCIe 規范高 25% 的帶寬。 集成了信號完整性監控器和可
發表于 09-10 13:45
?446次閱讀
余承東交付問界M7,暢談L3智駕:華為輕松實現
時，余承東表示，這要跟上國家法規的步伐。他指出，L3智駕的全面實現需看國家法規，但以華為的實力，有望加快實現此目標，特別是在高速公路、快速路等封閉道路上。至于城區的L3級別自動駕駛技術，雖仍待完善，但他對華為的技術有十足信心，相信有AI技術的助力，城區自動駕駛
新思科技與英特爾在UCIe互操作性測試進展
英特爾的測試芯片Pike Creek由基于Intel 3技術制造的英特爾UCIe IP小芯片組成。它與采用臺積電公司N3工藝制造的新思科技UCIe IP測試芯片形成組合。
Chiplet是否也走上了集成競賽的道路？
Chiplet會將SoC分解成微小的芯片，各公司已開始產生新的想法、工具和“Chiplet平臺”，旨在將這些Chiplet橫向或縱向組裝成先進的SiP（system-in- package）形式。
工商網監
評論