串行外設(shè)接口 （SPI） 是微控制器和外設(shè) IC（如傳感器、ADC、DAC、移位寄存器、SRAM 等）之間使用最廣泛的接口之一。本文簡要介紹SPI接口，然后介紹ADI公司支持SPI的開關(guān)和多路復(fù)用器，以及它們?nèi)绾螏椭鷾p少系統(tǒng)板設(shè)計中的數(shù)字GPIO數(shù)量。

SPI 是一個同步的、基于全雙工主子節(jié)點的接口。來自主節(jié)點或子節(jié)點的數(shù)據(jù)在時鐘上升沿或下降沿同步。主節(jié)點和子節(jié)點可以同時傳輸數(shù)據(jù)。SPI 接口可以是 3 線或 4 線。本文重點介紹流行的4線SPI接口。

接口

圖1.具有主節(jié)點和子節(jié)點的 SPI 配置。

4線SPI器件有四個信號：

時鐘 （SPI CLK， SCLK）

芯片選擇（CS)

主輸出，子節(jié)點輸入 （MOSI）

主輸入，子節(jié)點輸出 （MISO）

產(chǎn)生時鐘信號的設(shè)備稱為主設(shè)備。主節(jié)點和子節(jié)點之間傳輸?shù)臄?shù)據(jù)與主節(jié)點生成的時鐘同步。SPI 器件支持的時鐘頻率比 I 高得多2C 接口。用戶應(yīng)查閱產(chǎn)品數(shù)據(jù)手冊，了解SPI接口的時鐘頻率規(guī)格。

SPI 接口只能有一個主節(jié)點，并且可以有一個或多個子節(jié)點。圖 1 顯示了主節(jié)點和子節(jié)點之間的 SPI 連接。

來自主節(jié)點的片選信號用于選擇子節(jié)點。這通常是一個低電平有效信號，被拉高以斷開子節(jié)點與SPI總線的連接。當(dāng)使用多個子節(jié)點時，每個子節(jié)點都需要來自主節(jié)點的單獨芯片選擇信號。在本文中，片選信號始終為低電平有效信號。

MOSI和MISO是數(shù)據(jù)線。MOSI將數(shù)據(jù)從主節(jié)點傳輸?shù)阶庸?jié)點，MISO將數(shù)據(jù)從子節(jié)點傳輸?shù)街鞴?jié)點。

數(shù)據(jù)傳輸

要開始SPI通信，主節(jié)點必須發(fā)送時鐘信號并通過啟用CS信號來選擇子節(jié)點。通常片選是低電平有效信號;因此，主節(jié)點必須在此信號上發(fā)送邏輯 0 以選擇子節(jié)點。SPI 是一個全雙工接口;主節(jié)點和子節(jié)點可以分別通過 MOSI 和 MISO 線路同時發(fā)送數(shù)據(jù)。在SPI通信期間，數(shù)據(jù)同時被發(fā)送（串行移出到MOSI/SDO總線上）和接收（總線（MISO/SDI）上的數(shù)據(jù)被采樣或讀入）。串行時鐘邊沿同步數(shù)據(jù)的移位和采樣。SPI接口使用戶能夠靈活地選擇時鐘的上升沿或下降沿來采樣和/或轉(zhuǎn)換數(shù)據(jù)。請參考器件數(shù)據(jù)手冊，確定使用SPI接口傳輸?shù)臄?shù)據(jù)位數(shù)。

時鐘極性和時鐘相位

在SPI中，主電源可以選擇時鐘極性和時鐘相位。CPOL 位設(shè)置空閑狀態(tài)下時鐘信號的極性。空閑狀態(tài)定義為 CS 在傳輸開始時為高并過渡到低電平的時間段，以及當(dāng) CS 為低并在傳輸結(jié)束時過渡到高電平的時間段。CPHA位選擇時鐘相位。根據(jù)CPHA位，上升或下降時鐘邊沿用于采樣和/或移位數(shù)據(jù)。主節(jié)點必須根據(jù)子節(jié)點的要求選擇時鐘極性和時鐘相位。根據(jù)CPOL和CPHA位選擇，有四種SPI模式可用。表1顯示了四種SPI模式。

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數(shù)據(jù)顯示在 MOSI 和 MISO 行上。傳輸?shù)拈_始和結(jié)束用綠色虛線表示，采樣邊緣用橙色表示，移位邊緣用藍(lán)色表示。請注意，這些數(shù)字僅供說明之用。為了成功進(jìn)行SPI通信，用戶必須參考產(chǎn)品數(shù)據(jù)手冊，并確保滿足器件的時序規(guī)格。

圖2.SPI 模式 0，CPOL = 0，CPHA = 0：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在上升沿采樣，在下降沿移動。

圖3顯示了SPI模式1的時序圖。在此模式下，時鐘極性為0，表示時鐘信號的空閑狀態(tài)為低電平。此模式下的時鐘相位為1，表示數(shù)據(jù)在時鐘信號的下降沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時鐘信號的上升沿（由藍(lán)色虛線表示）上偏移。

圖3.SPI 模式 1，CPOL = 0，CPHA = 1：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在下降沿采樣并在上升沿移動。

圖4顯示了SPI模式3的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態(tài)為高電平。此模式下的時鐘相位為1，表示數(shù)據(jù)在時鐘信號的下降沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時鐘信號的上升沿（由藍(lán)色虛線表示）上偏移。

圖4.SPI 模式 3，CPOL = 1，CPHA = 1：CLK 空閑狀態(tài) = 高電平，數(shù)據(jù)在下降沿采樣并在上升沿移動。

圖5顯示了SPI模式2的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態(tài)為高電平。此模式下的時鐘相位為0，表示數(shù)據(jù)在時鐘信號的上升沿（由橙色虛線表示）上采樣，數(shù)據(jù)在時鐘信號的下降沿（由藍(lán)色虛線表示）上偏移。

圖5.SPI 模式 2，CPOL = 1，CPHA = 0：CLK 空閑狀態(tài) = 高，數(shù)據(jù)在上升沿采樣并在下降沿移動。

多子節(jié)點配置

多個子節(jié)點可以與單個 SPI 主節(jié)點一起使用。子節(jié)點可以以常規(guī)模式或菊花鏈模式連接。

常規(guī) SPI 模式：

圖6.多子節(jié)點 SPI 配置。

在常規(guī)模式下，需要從主節(jié)點為每個子節(jié)點選擇單獨的芯片。一旦主器件使能（拉低）片選信號，MOSI/MISO線路上的時鐘和數(shù)據(jù)就可用于所選子節(jié)點。如果啟用了多個片選信號，則MISO線路上的數(shù)據(jù)將損壞，因為主節(jié)點無法識別哪個子節(jié)點正在傳輸數(shù)據(jù)。

從圖6可以看出，隨著子節(jié)點數(shù)量的增加，來自主節(jié)點的片選線數(shù)量也在增加。這可以快速增加主節(jié)點所需的輸入和輸出數(shù)量，并限制可以使用的子節(jié)點數(shù)量。在常規(guī)模式下，可以使用不同的技術(shù)來增加子節(jié)點的數(shù)量;例如，使用多路復(fù)用器生成片選信號。

菊花鏈法：

圖7.多子節(jié)點 SPI 菊花鏈配置。

在菊花鏈模式下，子節(jié)點的配置使得所有子節(jié)點的片選信號綁定在一起，數(shù)據(jù)從一個子節(jié)點傳播到下一個子節(jié)點。在此配置中，所有子節(jié)點同時接收相同的 SPI 時鐘。來自主節(jié)點的數(shù)據(jù)直接連接到第一個子節(jié)點，該子節(jié)點向下一個子節(jié)點提供數(shù)據(jù)，依此類推。

在這種方法中，當(dāng)數(shù)據(jù)從一個子節(jié)點傳播到下一個子節(jié)點時，傳輸數(shù)據(jù)所需的時鐘周期數(shù)與菊花鏈中的子節(jié)點位置成正比。例如，在圖7中，在8位系統(tǒng)中，需要24個時鐘脈沖才能在3位系統(tǒng)上提供數(shù)據(jù)。RD子節(jié)點，而常規(guī)SPI模式下只有8個時鐘脈沖。圖8顯示了通過菊花鏈傳播的時鐘周期和數(shù)據(jù)。并非所有 SPI 器件都支持菊花鏈模式。請參閱產(chǎn)品數(shù)據(jù)表以確認(rèn)是否有菊花鏈可用。

圖8.菊花鏈配置：數(shù)據(jù)傳播。

ADI公司支持SPI的開關(guān)和多路復(fù)用器

支持ADI SPI的最新一代開關(guān)可顯著節(jié)省空間，而不會影響精密開關(guān)性能。本文的這一部分討論一個案例研究，說明支持 SPI 的交換機或多路復(fù)用器如何顯著簡化系統(tǒng)級設(shè)計并減少所需的 GPIO 數(shù)量。

ADG1412是一款四通道、單刀單擲（SPST）開關(guān)，需要將四個GPIO連接到每個開關(guān)的控制輸入端。圖9顯示了微控制器和一個ADG1412之間的連接。

圖9.微控制器 GPIO 作為開關(guān)的控制信號。

隨著電路板上開關(guān)數(shù)量的增加，所需的 GPIO 數(shù)量顯著增加。例如， 在 設(shè)計 測試 儀器 系統(tǒng) 時， 會 使用 大量 開關(guān) 來 增加 系統(tǒng) 中 的 通道 數(shù)量。在4×4交叉點矩陣配置中，使用四個ADG1412。該系統(tǒng)將需要 16 個 GPIO，限制了標(biāo)準(zhǔn)微控制器中可用的 GPIO。圖10顯示了使用微控制器的16個GPIO連接四個ADG1412的過程。

圖 10.在多子節(jié)點配置中，所需的 GPIO 數(shù)量大大增加。

減少 GPIO 數(shù)量的一種方法是使用串行至并行轉(zhuǎn)換器，如圖 11 所示。該器件輸出可連接到開關(guān)控制輸入的并行信號，并且可通過串行接口SPI進(jìn)行配置。這種方法的缺點是通過引入附加組件來增加物料清單。

圖 11.使用串行至并行轉(zhuǎn)換器的多子節(jié)點交換機。

另一種方法是使用 SPI 控制的開關(guān)。這種方法的優(yōu)點是減少了所需的GPIO數(shù)量，還消除了額外的串行至并行轉(zhuǎn)換器的開銷。如圖12所示，只需7個微控制器GPIO即可向4個ADGS1412提供SPI信號，而不是16個微控制器GPIO。

圖 12.支持 SPI 的開關(guān)可節(jié)省微控制器 GPIO。

交換機可以配置為菊花鏈配置，以進(jìn)一步優(yōu)化 GPIO 計數(shù)。在菊花鏈配置中，無論系統(tǒng)中使用的開關(guān)數(shù)量如何，主（微控制器）僅使用四個 GPIO。

圖 13.支持以菊花鏈形式配置的交換機，以進(jìn)一步優(yōu)化 GPIO。

圖 13 用于說明目的。ADGS1412數(shù)據(jù)手冊建議在SDO引腳上安裝上拉電阻。為簡單起見，此示例中使用了四個開關(guān)。隨著系統(tǒng)中開關(guān)數(shù)量的增加，電路板簡單和節(jié)省空間的好處是顯著的。支持ADI SPI的開關(guān)采用4×8交叉點配置，6層板上有8個四通道SPST開關(guān)，整體電路板空間減少20%。

審核編輯：郭婷