高K介質(zhì)（High-k Dielectric)和替代金屬柵(RMG)工藝介紹
高K介質(zhì) （High-k Dielectric)和替代金屬柵 (RMG)工藝
2007年，Intel 公司宣布在 45nm CMOS 工藝節(jié)點(diǎn)上成功地使用高k氧化鉿基(Hf-oxide Based）介質(zhì)和金屬柵工藝，可以顯著減少柵介質(zhì)泄漏電流和增加?xùn)艑?dǎo)電能力。
但高k氧化鉿基柵介質(zhì)較易被源漏退火步驟的熱過程引起結(jié)晶化，導(dǎo)致較大的泄漏電流，因此高k介質(zhì)金屬柵模塊工藝需要在源漏之后再形成，這被稱為后柵（Gate Last）工藝或替代金屬柵 ( Replacement Metal Gate, RMG)工藝，如圖所示。
因此，高k介質(zhì)（如 HfO2、HfSiOx、HfSiON)和金屬柵(如TiN、TiAl、Al 或W等）模塊便成為 32nm/28nmn 和更先進(jìn)節(jié)點(diǎn)上的標(biāo)準(zhǔn)配備；后柵工藝或替代金屬柵工藝也成為產(chǎn)業(yè)界先進(jìn) CMOS 工藝節(jié)點(diǎn)（28nm 節(jié)點(diǎn)之后）采用的主流工藝方案。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
CMOS
+關(guān)注
關(guān)注
58文章
5735瀏覽量
236092 -
AMOL
+關(guān)注
關(guān)注
0文章
2瀏覽量
8622 -
RMGI
+關(guān)注
關(guān)注
0文章
2瀏覽量
5401
原文標(biāo)題：中段集成工藝（MOL Integration Flow）- 2
文章出處：【微信號：Semi Connect，微信公眾號：Semi Connect】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
平面互補(bǔ)場效應(yīng)晶體管替代金屬柵工藝流程
該工藝是指在形成層間介質(zhì)層（ILD）后，插入工序以形成高k介質(zhì)和金屬
高k金屬柵(HKMG)工藝詳解
隨著集成電路工藝技術(shù)不斷發(fā)展，為了提高集成電路的集成度，同時提升器件的工作速度和降低它的功耗，集成電路器件的特征尺寸不斷按比例縮小，工作電壓不斷降低。為了有效抑制短溝道效應(yīng)，除了源漏的結(jié)深不斷降低
什么是本體偏壓/次臨界漏電 (ISUBTH)/High-k
什么是本體偏壓/次臨界漏電 (ISUBTH)/High-k 電介質(zhì)/High-k 電介質(zhì)/GIDL
本體偏壓通過改變電路上的電壓來減少電流泄漏的技術(shù)。將電路
發(fā)表于 03-05 15:29
?718次閱讀
HKMG實(shí)現(xiàn)工藝的兩大流派及其詳解
HKMG實(shí)現(xiàn)工藝的兩大流派及其詳解
隨著晶體管尺寸的不斷縮小，HKMG(high-k絕緣層+金屬柵極)技術(shù)幾乎已經(jīng)成為45nm以下級別制程的必備技
發(fā)表于 03-23 10:24
?7925次閱讀
高介電常數(shù)柵電介質(zhì)/金屬柵極的FA CMP技術(shù)
高介電常數(shù)柵電介質(zhì)和金屬柵極技術(shù)(以下簡稱HKMG)使摩爾定律在45/32納米節(jié)點(diǎn)得以延續(xù)。目前的HKMG工藝有兩種主流整合方案，分別是先柵
發(fā)表于 05-04 17:11
?7374次閱讀
IMEC發(fā)布后柵極HKMG制式細(xì)節(jié)，英特爾、三星受益
電子發(fā)燒友網(wǎng)訊：納米電子研究中心IMEC （Leuven， Belgium） 正評估用未來新型三極管替代金屬柵極（RMG）技術(shù)和當(dāng)前高K金屬
發(fā)表于 06-14 11:45
?1617次閱讀
現(xiàn)代集成電路芯片14nm節(jié)點(diǎn)FinFET的制造工藝流程詳細(xì)資料說明
—LDD注入—側(cè)墻主隔離—漏源極形成（應(yīng)變硅技術(shù)）—金屬硅化物—器件與金屬間介質(zhì)層ILD—置換高k金屬
發(fā)表于 04-10 08:00
?153次下載
一文讀懂HfTiO高柵介質(zhì)GeMOS電容
采用反應(yīng)磁控濺射方法和濕氮退火工藝在Ge襯底上分別制備了HfO2和HfTiO高介電常數(shù)（k）柵介質(zhì)薄膜。電特性測量表明，HfTiO樣品由于T
發(fā)表于 03-29 10:24
?25次下載
集成電路制造工藝的演進(jìn)
為了提高晶體管性能，45nm/28nm以后的先進(jìn)技術(shù)節(jié)點(diǎn)采用了高介電常數(shù)柵介質(zhì)及金屬柵極（High-k Metal Gate，HKMG）
海力士：引領(lǐng)High-k/Metal Gate工藝變革
柵極由絕緣膜(柵氧化層, gate oxide)和電極(柵電極, gate electrode)組成，在晶體管開關(guān)功能中發(fā)揮主要作用。柵氧化層由SiON氧化物絕緣體和聚硅基電極組成。
高K金屬柵工藝（HKMG）
目前，高K柵介質(zhì)與金屬柵極技術(shù)已廣泛應(yīng)用于 28mmn 以下高性能產(chǎn)品的制造，它在相同功耗情況下可以使集成電路的性能大幅度提高，泄漏電流大幅
高k柵介質(zhì)NMOSFET遠(yuǎn)程聲子散射對溝道遷移率的影響
器件溝道長度為1μm，HFO2柵介質(zhì)厚度為4.88nm；SiO2柵介質(zhì)厚度為2nm；P襯底摻雜濃度4E15cm^-3；柵電極為鋁
發(fā)表于 07-05 16:45
?981次閱讀
高K金屬柵極的結(jié)構(gòu)、材料、優(yōu)勢以及工藝流程
本文簡單介紹了高K金屬柵極的結(jié)構(gòu)、材料、優(yōu)勢以及工藝流程。 ? High-K Metal Gat
High-k柵極堆疊技術(shù)的介紹
的尺寸持續(xù)縮減，二氧化硅層的厚度也相應(yīng)變薄，這引發(fā)了嚴(yán)重的漏電問題，進(jìn)而影響了元件的性能表現(xiàn)和功耗效率。High-k柵極堆疊技術(shù)則通過引入具備高介電常數(shù)的材料，對傳統(tǒng)二氧化硅柵極絕緣層進(jìn)行了革新性替代。
集成電路新突破：HKMG工藝引領(lǐng)性能革命
隨著集成電路技術(shù)的飛速發(fā)展，器件尺寸不斷縮小，性能不斷提升。然而，這種縮小也帶來了一系列挑戰(zhàn)，如柵極漏電流增加、多晶硅柵耗盡效應(yīng)等。為了應(yīng)對這些挑戰(zhàn)，業(yè)界開發(fā)出了高K金屬柵（
工商網(wǎng)監(jiān)
評論