本應用筆記解釋了如何計算DS31256 HDLC控制器的總線帶寬。顯示了實驗室測試示例。總線利用率計算器電子表格已解釋，可應要求提供。

概述

DS31256 HDLC控制器訪問PCI總線，在發送和接收HDLC數據包時獲取和存儲這些數據包。本應用筆記解釋了如何計算DS31256正常工作所需的可用總線帶寬。本應用筆記中使用的術語將在一開始就定義。

根據本應用筆記中提供的信息，用戶可以修改計算器電子表格中的數字（可根據要求提供），以適應其特定應用。

巴士訪問的類型

DS31256或主機執行四種類型的總線訪問，以支持DS31256中的直接存儲器訪問（DMA）。在下面的描述中，變量 D 定義為數據周期數，變量 R 定義為由于 RAM 訪問延遲而需要的總線周期數。

訪問類型 1：DMA 從主機 RAM 突發讀取

從主機 RAM 讀取 DMA 突發時所需的總線周期總數為 [3+R+D]。該公式由圖1和表2推導出來。

圖1.DS31256 PCI總線讀取

訪問類型 2：DMA 對主機 RAM 的突發寫入

DMA 突發寫入主機 RAM 時所需的總線周期總數為 [2+R+D]。該公式由圖2和表3推導而來。

圖2.DS31256 PCI總線寫入周期

訪問類型3：由主機寫入DS31256

主機寫入DS31256時所需的總線周期總數為7。

訪問類型4：主機讀取DS31256

主機從DS31256讀取數據時所需的總線周期總數為7。

注意：對于訪問類型3和4，7周期訪問是DS31256固有的，不能更改。

每個數據包所需的總線周期數

要計算總線利用率，必須知道所需的總線周期數。為了獲得這個數字，做了幾個假設，并在表4中列出。圖 3 顯示了主機和 DMA 對于接收或傳輸的每個數據包將遵循的標準序列。從圖3中，可以創建一個公式來計算每個數據包所需的平均總線周期數，即變量C。

傳輸側

發送端周期 = 讀掛起隊列 + 寫水平描述符鏈 + 讀描述符 + 從主機內存讀取數據包 + 寫完成隊列 + 讀/寫寄存器。

Ct = [（3 + R + 12）/12] + [2 + R + 1] + [3 + R + 4] + [（P/4） + （3 + R）X] + [（2 + R + 6）/6] + [4（7/B）]

接收端

接收端周期 = 讀取空閑隊列 + 將數據包寫入主機內存 + 寫入描述符 + 寫入完成隊列 + 讀/寫寄存器。

Cr = [（3 + R + 24）/12] + [（P/4） + （2 + R）X] + [2 + R + 3] + [（2 + R + 6）/6] + [4（7/B）]

總公式

Ct + Cr = 21.16 + 3.5R + 0.5P + （5 + 2R）X + 56/B

圖3.每個數據包的總線周期流程圖。

筆記：

12 個描述符 x 1 個雙字 = 12 個傳輸掛起隊列描述符雙字

數據包數據（以字節為單位）= 4 字節/數據周期

6 個描述符 x 1 個雙字 = 6 個傳輸完成隊列描述符雙字

圖3.（續）

筆記：

12 個描述符 x 2 個雙字 = 24 個接收自由隊列描述符雙字

數據包數據（以字節為單位）= 4 字節/數據周期

6 個描述符 x 1 個雙字 = 6 個接收完成隊列描述符雙字

PCI 總線利用率

總線利用率定義為DS31256每秒所需的總線周期數除以每秒可用的總線周期總數。可以針對特定的 HDLC 配置和流量負載計算總線利用率。計算假設PCI總線時鐘速率為33MHz（33，000，000Hz），并且使用一個DS31256。以下是 PCI 總線利用率的詳細計算。

公式 1：

公式2：

筆記：

例子

PCI總線利用率實驗室測試是為了表征DS31256的PCI總線利用率。假設所有傳入和傳出數據包的長度均為 56 字節 （P = 56）。結果總結在表5中。可根據要求提供計算總線利用率的電子表格（如表 6 所示）。（請聯系模擬技術支持團隊)

注意：

其中 1024 個塊是 FIFO 大小，FIFO 高水位線和低水位線設置為 50%。

結論

本應用筆記解釋了如何計算DS31256在給定應用中所需的總線帶寬。提供了一些實驗室測試示例。可根據要求提供用于執行計算的電子表格。

審核編輯：郭婷