逐次逼近（SAR）ADC具有高分辨率、出色的精度和低功耗。一旦選擇了特定的精密SAR ADC，系統設計人員必須確定獲得最佳結果所需的支持電路。需要考慮的三個主要領域是前端，它將模擬輸入信號連接到ADC、基準電壓源和數字接口。本文重點介紹設計前端時的電路要求和權衡。有關特定于器件和系統的其他領域的有用信息，請參見數據手冊和本文的參考資料。

前端由兩部分組成：驅動放大器和RC濾波器。放大器調節輸入信號，并充當信號源和ADC輸入之間的低阻抗緩沖器。RC濾波器可限制到達ADC輸入端的帶外噪聲量，并有助于衰減ADC輸入中開關電容的沖擊。

為SAR ADC選擇合適的放大器和RC濾波器可能是一個挑戰，特別是當應用需要與ADC的常規數據手冊使用不同時。考慮到影響放大器和RC選擇的各種應用因素，我們提供設計指南，以獲得最佳解決方案。主要考慮因素包括輸入頻率、吞吐量和輸入多路復用。

選擇合適的RC濾波器

要選擇合適的RC濾波器，我們必須計算單通道或多路復用應用的RC帶寬，然后選擇R和C的值。

圖1所示為典型放大器、單極點RC濾波器和ADC。ADC輸入為驅動電路提供開關電容負載。其 10MHz 輸入帶寬意味著需要在寬帶寬內實現低噪聲，以獲得良好的信噪比 （SNR）。RC網絡限制了輸入信號的帶寬，并減少了放大器和上游電路饋送到ADC的噪聲量。然而，過多的頻帶限制會增加建立時間并使輸入信號失真。

圖1.典型放大器、RC濾波器和ADC。

假設階躍輸入呈指數建立，則可以計算建立ADC輸入所需的最小RC值，同時對噪聲進行最佳頻帶限制。為了計算步長的大小，我們需要知道輸入信號的頻率、幅度和ADC轉換時間。轉換時間，t卷積（圖2）是指容性DAC與輸入斷開并執行位試驗以生成數字代碼的情況。在轉換時間結束時，保持先前采樣電荷的容性DAC切換回輸入。此階躍變化表示輸入信號在這段時間內的變化量。建立此步驟所花費的時間稱為反向建立時間。

圖2.N位ADC的典型時序圖

在給定輸入頻率下，正弦波信號的最大不失真變化率可以計算為

如果ADC的轉換速率遠高于最大輸入頻率，則輸入電壓在轉換期間變化的最大量由下式給出

這是容性DAC切換回采集模式時看到的最大電壓階躍。然后，通過DAC電容和外部電容電容的并聯組合來衰減該步進。因此，外部電容器必須相對較大（幾納法）。該分析將假設輸入開關的導通電阻的影響可以忽略不計。現在需要建立的步長由下式給出

接下來，計算時間常數，以在ADC采集期間將ADC輸入建立為1/2 LSB。假設階躍輸入呈指數建立，則所需的RC時間常數τ為：

哪里tACQ是采集時間和NTC是建立所需的時間常數數。所需時間常數的數量可以從步長之比的自然對數計算，V步，建立誤差（在本例中為 1/2 LSB），

給

在上一個等式中代入得到

等效的RC帶寬是

示例：根據計算RC帶寬的公式，選擇16位ADC（如圖3所示）AD7980，其轉換時間為710 ns，1 MSPS吞吐速率和5 V基準電壓源。目標的最大輸入頻率為100 kHz。計算此頻率下的最大步長得到

然后，該步驟通過來自外部電容器的電荷衰減。使用27 pF的DAC電容，假設外部電容為2.7 nF，衰減因數約為101。將這些數字代入等式V步給

接下來，計算在16位處建立為1/2 LSB的時間常數;帶 5V 基準電壓源

采集時間為

計算 τ，

因此，帶寬 = 3.11 MHz 和 R內線= 18.9 ?.

圖3.采用16位、1 MSPS ADC的AD7980 RC濾波器

最小帶寬、吞吐量和輸入頻率之間的這種關系表明，更高的輸入頻率需要更高的RC帶寬。同樣，更高的吞吐量導致更短的采集時間，增加了RC帶寬。采集時間對所需帶寬的影響最大;如果它加倍（降低吞吐量），所需的帶寬將減半。這種簡化的分析不包括在較低頻率下占主導地位的二階電荷反沖效應。在輸入頻率（<10 kHz）非常低（包括直流）的情況下，總會有~100 mV的電壓階躍建立于電容DAC。在上述分析中，該數字應用作可能的最小電壓階躍。

多路復用輸入信號很少是連續的，通常在通道之間切換時由較大的步進組成。在最壞的情況下，一個通道處于負滿量程，而下一個通道處于正滿量程（見圖4）。在這種情況下，當多路復用器切換通道時，步長將是ADC的整個范圍，或上例中的5 V。

圖4.多路復用設置。

在上例中使用多路復用輸入時，線性響應所需的濾波器帶寬將增加到3.93 MHz（步長= 5 V，單通道為1.115 V）。這假設多路復用器在轉換開始后不久切換（圖5），并且放大器和RC前向建立時間足以在采集開始之前建立輸入電容。

圖5.多路復用時序。

可以使用表 1 檢查計算出的 RC 帶寬。從表中可以看出，需要11個時間常數才能將滿量程階躍建立為16位（表1）。對于計算出的RC，濾波器的前向建立時間為11 × 40.49 ns = 445 ns，遠小于710 ns的轉換時間。正向建立不一定必須在轉換時間內完全發生（在電容DAC切換到輸入之前），但正向和反向建立時間的組合不應超過所需的吞吐速率。正向建立對于低頻輸入不太重要，因為信號的變化率要低得多。

表 1.建立為 n 位分辨率的時間常數數

分辨率（位）	LSB （%FS）	不。時間常數為 1- LSB 誤差
6	1.563	4.16
8	0.391	5.55
10	0.0977	6.93
12	0.0244	8.32
14	0.0061	9.70
16	0.0015	11.09
18	0.00038	12.48
20	0.000095	13.86
22	0.000024	15.25

通過計算近似濾波器帶寬，R的單個值內線和 C內線可以選擇。上面的計算假設 C內線= 2.7 nF。這是數據手冊所示應用電路中的典型值。如果選擇較大的電容，則當電容DAC接通時，踢的衰減會更大。然而，電容越大，驅動放大器變得不穩定的可能性就越大，特別是當R的值內線對于給定帶寬，會變小。如果 R 的值內線太小，放大器相位裕量會降低，可能導致放大器輸出振鈴或變得不穩定。應使用具有低輸出阻抗的放大器來驅動較小系列R的負載內線.可以使用RC組合和放大器的波特圖進行穩定性分析，以驗證足夠的相位裕量。最好選擇1 nF至3 nF的電容值和合理的電阻值，以保持驅動放大器穩定。使用低電壓系數的電容器（例如NP0型）以保持低失真也很重要。

重要的是 R 的值內線將失真程度保持在要求范圍內。圖6顯示了驅動電路電阻對AD7690頻率失真的影響。失真隨輸入頻率和源電阻的增加而增加。造成這種失真的原因主要是電容DAC阻抗的非線性性質。

圖6.源電阻對THD與輸入頻率的影響。

對于低輸入頻率（<10 kHz），可以容忍較大的串聯電阻值。失真也是輸入信號幅度的函數;對于相同的失真水平，較低的振幅將允許較高的電阻值。計算 R內線在上面的例子中，其中τ = 51.16 ns和C內線假設為 2.7 nF，產生的電阻值為 18.9 Ω。這些值接近ADI公司數據手冊應用部分中的常見值。

此處計算的標稱RC值是有用的指南，而不是最終解決方案。在 R 之間選擇適當的平衡內線和 C內線需要了解輸入頻率范圍、放大器可以驅動多少電容以及可接受的失真水平。為了優化RC值，重要的是對實際硬件進行試驗以獲得最佳性能。

選擇合適的放大器

在上一節中，我們根據輸入信號和ADC吞吐量計算了適合ADC輸入的RC帶寬。接下來，必須使用此信息來選擇合適的放大器來驅動ADC。將考慮以下方面：

放大器大小信號帶寬

穩定時間

放大器噪聲規格和對系統噪聲的影響

失真

失真和由此產生的電源軌的裕量要求

放大器的小信號帶寬通常在其數據手冊中指定。然而，根據輸入信號的類型，大信號帶寬可能更為重要。對于高輸入頻率（>100 kHz）或多路復用應用（由于電壓擺幅較大），情況尤其如此，輸入信號的前向建立更為關鍵。例如，ADA4841-1的小信號帶寬為80 MHz（20 mV p-p信號），但其大信號帶寬為3 MHz（2 V p-p信號）。在上例中，使用AD7980時，計算出的RC帶寬為3.11 MHz。ADA4841-1是較低輸入頻率的理想選擇，因為其80 MHz小信號帶寬足以實現反向建立，但在多路復用應用中會很困難，因為對于大信號擺幅，RC帶寬要求增加到3.93 MHz。在這種情況下，更合適的放大器是ADA4897-1，它具有30 MHz的大信號帶寬。一般來說，放大器的小/大信號帶寬應至少是RC帶寬的兩到三倍，這取決于反向或正向建立是否占主導地位。這尤其適用于需要放大器級提供電壓增益的情況，這將減少可用帶寬;可能需要具有更寬帶寬的放大器。

查看正向建立要求的另一種方法是查看放大器的建立時間規格，通常是建立到指定步長的百分比所需的時間。對于16至18位性能，通常需要建立至0.001%，但大多數放大器的額定值為0.1%或0.01%，步長各不相同;因此，需要對數字進行一些折衷，以便很好地了解建立行為對于ADC吞吐量是否可接受。對于8 V步進，ADA4841-1的0.01%額定建立時間為1 μs。在以1 MSPS（1 μs周期）驅動AD7980的多路復用應用中，它無法及時建立輸入以實現滿量程步進，但可能會降低吞吐量，例如500 kSPS。

RC帶寬對于確定放大器允許的最大噪聲量非常重要。放大器噪聲通常由噪聲曲線平坦部分較高頻率的低頻1/f噪聲（0.1 Hz至10 Hz）和寬帶噪聲頻譜密度指定（圖7）。

圖7.ADA4084-2的電壓噪聲與頻率的關系

折合到ADC輸入端的總噪聲計算如下。首先，計算放大器在RC帶寬上的寬帶頻譜密度引起的噪聲

哪里en= 噪聲頻譜密度，單位為 nV/√ Hz，N = 放大器電路噪聲增益，以及BW鋼筋混凝土= RC 帶寬（以 Hz 為單位）。

接下來，加上低頻1/f噪聲，該噪聲通常指定峰峰值，需要轉換為均方根，通常使用以下公式

哪里

= 1/f 峰峰值噪聲電壓，N = 放大器電路噪聲增益。

然后由和方根給出總噪聲：

該總噪聲應為ADC噪聲的~1/10，以便對整體SNR的影響最小。可能允許更高的噪聲，具體取決于目標系統的SNR。例如，如果ADC的SNR = 91 dB，則V裁判= 5 V，則總噪聲應小于或等于

根據這個數字，很容易得出1/f噪聲和寬帶噪聲頻譜密度的最大允許規格。假設所考慮的放大器具有可忽略的1/f噪聲，以單位增益工作，并使用具有先前計算的RC帶寬3.11 MHz的濾波器，則

因此，放大器必須具有2.26 nV/√ Hz≤寬帶噪聲頻譜密度。ADA4841-1符合此標準，規格為2.1 nV/√ Hz。

放大器需要考慮的另一個重要規格是特定輸入頻率下的失真。通常，為了獲得最佳性能，在目標輸入頻率下，16位時的總諧波失真（THD）要求為~100 dB，18位ADC的總諧波失真（THD）需要~110 dB。圖8顯示了ADA4841-1在2 V p-p輸入信號下的典型失真與頻率的關系圖。

圖8.ADA4841-1的失真與頻率的關系。

該圖不是顯示總諧波失真，而是分為通常最主要的二次和三次諧波分量。ADA4841-1足夠干凈，可以驅動高達~30 kHz的18位ADC，并具有出色的失真特性。當輸入頻率接近100 kHz及以上時，失真性能開始下降。為了在較高頻率下降低失真，需要更高功率、更寬帶寬的放大器。較大的信號也會降低性能。對于0 V至5 V的ADC輸入，失真性能信號范圍增加到5 V p-p。這將產生與圖8所示失真圖不同的性能，因此放大器可能需要進行測試，以確保其仍滿足要求。圖9比較了幾個輸出電壓電平下的失真性能。

圖9.各種輸出電壓電平的失真與頻率的關系。

THD還可能受到裕量的影響，裕量是放大器最大實際輸入/輸出擺幅與正電源軌和負電源軌之差。放大器可以具有軌到軌輸入和/或輸出，或者需要高達1 V或更大的裕量。即使使用軌到軌輸入/輸出，如果在接近放大器供電軌的信號電平下運行，也很難獲得良好的失真。因此，最好選擇使最大輸入/輸出信號遠離供電軌的電源電平。例如，考慮由ADA4841-1放大器驅動的0 V至5 V輸入范圍的ADC，并且需要最大化ADC的范圍。該放大器具有軌到軌輸出，輸入端具有1 V裕量要求。如果用作單位增益緩沖器，則至少需要1 V輸入裕量，因此正電源必須至少為6 V。輸出為軌到軌，但仍只能驅動至地或正軌~25 mV以內，因此需要負電源軌才能一直驅動至地。例如，負電源軌可以是–1 V，以便為失真性能留出余量。

如果通過減小ADC輸入范圍來損耗一些SNR是可行的，則可以消除負電源。例如，如果ADC的輸入范圍降至0.5 V至5 V，則ADC范圍的10%損耗將導致SNR降低~1 dB。然而，這將允許負電源軌接地，從而消除產生負電源所需的電路，從而降低功耗和成本。

因此，在選擇放大器時，重要的是要考慮輸入和輸出信號范圍要求，因為這將決定所需的電源電壓。在本例中，額定工作電壓為5 V的放大器是不夠的;但是，ADA4841-1的額定電壓最高為12 V，因此使用更高的電源電壓使其能夠正常工作，并具有足夠的電源裕量。

審核編輯：郭婷