前言：

楊帥鍋：因為個人能力，時間，研究方向有限，所以后續我會邀請一些技術大佬來發技術類文章，這樣就可以更加豐富公眾號的內容。第一篇就是張遠征大大的COT控制系列，開篇只是簡介后面還會陸續更新。

眾所周知，開關電源的控制方式主要包括了傳統的電壓模式、峰值電流模式、平均電流模式。這些主要流行的控制模式統統歸屬于PWM控制模式。而PFM模式基本出現在下列的情況中：

• 電壓滯環控制芯片，如TI-TPS5211, TI-LM3485,ON-CS51031, MP-2905。
• 電流滯環控制芯片，如Microchip-HV9930,TI-LM27212。
• 在一些電源控制芯片中，輕載工況下，還會切換至burstmode以及pulse skipping mode，這兩種模式也歸屬于PFM控制模式，用于提高輕載工況下的效率。也有其他學者指出Pulse Skipping mode，另歸一類。
• 諧振控制器基本都是PFM控制模式。在之前的推文中，帥鍋也介紹過基于bang-bang control的LLC控制芯片，bang-bang也即是PFM控制模式的一種。（VMC和CMC的LLC控制器仿真對比 第四節 (Ti UCC25640x 混合滯回控制)
  今天要介紹的COT控制模式，即是Constant-on-time mode,恒定導通時間控制，它由滯環控制模式發展而來。顧名思義，其在整個控制過程中會保持開通時間Ton恒定不變。當然，相應也有constant-off-time mode，不做過多介紹。

滯環控制

滯環控制如下圖，分壓電阻得到的反饋電壓vfb和參考電壓vref通過一個滯環比較器比較，我們假設滯環比較器的環寬為h, 一般來說，滯環帶寬一般在15mV~20mV之間。當Vfb低于vref-(1/2)h時，比較器輸出為高，HS打開，電感電流線性上升，由ESR帶來的輸出電壓紋波此時也會線性上升，vfb亦復如是。當vfb高于vref+(1/2)h時，比較器輸出為低，LS打開，電感電流下降，輸出電壓和vfb紋波下降。

遲滯控制的優勢在于其環路極其簡單，無需誤差放大器，也不需要考慮復雜的補償問題，因此可以達到非常大的帶寬，瞬態響應速度極快。

圖1 滯環控制模式

當Buck工作在CCM模式下，其輸出電壓紋波可以計算為

可以看出，開關頻率和選擇的電感、滯環環寬以及電容ESR都有關系。Vin變化時，以及ESR會受到溫度的影響而變化，比較器的傳播延遲等，都會影響到開關頻率，這會使得EMI的處理變得比較困難。

圖2 輸出紋波電壓細節

而實際上，輸出電容還有ESL存在，ESL帶來的紋波會在輸出電壓紋波上形成一個小尖鋒，有可能在開關狀態切換的時候，導致反饋電壓vfb會超出滯環的上限。再考慮耦合到輸出紋波上的噪聲，可以想象，控制器會變得非常敏感。另一方面，當輸出電壓較高時，其輸出紋波會增大。因此，其商用的IC總體來說并不多。

恒定導通時間(COT)

COT控制模式基于滯環控制模式發展而來。在基本的遲滯控制中增加一個單穩態計時電路(One Shot)控制功率管的導通時間，使功率管導通一個恒定的時間。

圖3     COT控制模式

當反饋電壓vfb低于參考電壓vref時，比較器的輸出vcomp_out會拉高，SR latch被置位，Q輸出也拉高，HS就被打開，電感電流線性上升，輸出電壓紋波以及vfb上的紋波也會上升，因此，vcomp_out會立馬拉低，形成一個脈沖。而Q輸出拉高同時，也啟動了單穩態計時器，直到這個固定開通時間結束。單穩態定時器輸出vone_shot翻轉拉高，復位SR latch。當結束HS開通過程后，電感電流下降，輸出電壓紋波也下降，直到vfb再一次低于vref，開啟新的周期。

可以看出，COT是一種紋波電壓谷底控制方式。如果系統已經開通了一個Ton的時間，發現vfb仍然低于vref，怎么辦呢？從邏輯控制圖中可以看出，此時vcomp_out會一直高電平，當Ton結束，Q拉高之后，S和Q均為高電平，根據SR latch的真值表，此時SR處在invalid狀態，是不允許出現的邏輯錯誤。因此，可以再Ton結束后，增加一個最小關斷時間Toff_min，強制關斷HS，然后再進行下一次Ton開通。一方面增加Toff_min可以保證邏輯正確，另一方面也可以避免HS一直導通情況下的電感器的飽和。

COT的穩定性問題：

從上面的邏輯控制圖中可以發現，COT的穩定性建立在vfb紋波上，也即輸出電壓紋波上。當輸出電壓紋波足夠大時，可以保證足夠的穩定性。因此直觀地看，COT是一種基于power stage 大信號的非線性控制。利用環路分析儀掃描伯德圖僅僅適用于電壓模式、電流模式之類線性控制系統，此時對COT控制已經不再適用。

后續內容，待下篇文章更新。