觸發器

利用一個稱為“時鐘”的特殊定時控制信號去限制存儲單元狀態的改變時間,具有這種特點的存儲單元電路稱為觸發器。

主從觸發器

1. 主從RS 觸發器

(1)主從 RS 觸發器的電路結構

(2)主從 RS 觸發器的工作原理

1)在CP=0時,主鎖存器F1的控制門打開,處于工作狀態,主鎖存器按S、R的值改變中間狀態Qm;從鎖存器F2的控制門關閉,處于保持狀態;

2) 在CP=1時,主鎖存器F1的控制門關閉,進入保持狀態;從鎖存器F2的控制門打開,處于工作狀態,電路根據Qm的狀態改變輸出狀態;

主從 RS 觸發器的電路特點：

1)CLK脈沖不論在低電平或高電平期間,電路的輸出狀態最多只改變一次;(常把控制信號有效期間,輸出狀態發生多次變化的現象稱為空翻)

2) 將主從RS觸發器用于時序電路中,不會因不穩定而產生振蕩.

主從 RS 觸發器的電路符號：

(3)主從 RS 觸發器的邏輯功能描述

1)主從RS觸發器的特性表

主從RS觸發器的特性表和特性方程和RS鎖存器基本相同,只是在列特性表時,要加上CP脈沖標志.

2)主從RS觸發器的特性方程

3) 主從RS 觸發器的定時波形

2. 主從D 觸發器

工作原理:

(1) 當CP=0時,主鎖存器被選通,Qm=D, 從鎖存器保持原態;

(2) 當CP=1時,主鎖存器保持原態, 從鎖存器被選通,Q=Qm;

特性方程:Q^n+1=D

定時波形圖

3. 主從JK 觸發器

為去除主從RS觸發器的約束條件:RS=0,設計出主從JK觸發器.

(1)主從JK觸發器的一種結構和邏輯符號

(2)主從JK觸發器的特點

1) 電路以D觸發器為核心,故不存在約束條件;

3) 由電路可見,CP是經一個非門送入D觸發器,所以這種結構的JK觸發器為CP下降沿到達時改變狀態.

(4) 狀態圖

(5) 帶異步清零、置1端并具有多驅動輸入的JK觸發器。

(6) 主從JK觸發器定時波形

4. 主從觸發器的缺陷

主從觸發器抗干擾能力不強

上升沿翻轉的主從RS觸發器