低功耗設(shè)計的重要性，從下圖可窺一斑，隨著工藝節(jié)點的推進演化，45nm工藝的動態(tài)功耗、靜態(tài)功耗相比90nm工藝分別增加到了2倍、6.5倍。隨著工藝節(jié)點演進到14nm、7nm等先進節(jié)點，Leakage Power的占比越來越高，Power gating的低功耗設(shè)計則十分關(guān)鍵。

功耗與IR分析密不可分，本文先講芯片功耗類型，再講Voltus IR分析。

降低功耗優(yōu)勢：

避免移動電子設(shè)備頻繁充電； 避免芯片過熱，延長芯片壽命； 避免高成本封裝(陶封)，若芯片功耗低，使用塑封即可； 避免芯片封裝散熱裝置(水冷、加銅片)的成本；

通常功耗分析完成后，工作目錄下將得到power.rpt、power.db和*.ptiavg文件，其中*.ptiavg、power.db文件將用于IR分析，而power.rpt則會列出詳細功耗組成部分，包括以下三個部分：短路功耗(Internal Power)，翻轉(zhuǎn)功耗(Switching power)，漏電流功耗(Leakage Power)。

短路功耗(Internal Power)

內(nèi)部功耗又稱短路功耗，在輸入信號翻轉(zhuǎn)時，信號的翻轉(zhuǎn)不可能瞬時完成，因此PMOS和NMOS不可能總是一個截止另外一個導(dǎo)通，總有那么一小段時間是PMOS和NMOS同時導(dǎo)通，那么從電源VDD到地VSS之間就有了通路，就形成了短路電流。

翻轉(zhuǎn)功耗(Switching power)

顧名思義，Switching power 就是對輸出電容進行充放電產(chǎn)生的功耗，其大小由電壓、翻轉(zhuǎn)率、負載電容決定。

漏電流功耗(Leakage Power)

即靜態(tài)功耗，隨著工藝節(jié)點演進到14nm、10nm、7nm等先進節(jié)點，Leakage Power的占比越來越高，Power gating的低功耗設(shè)計則十分關(guān)鍵。

Leakage Power由以下幾個部分組成：

1. 亞閾值漏電流(Sub-threshold Leakage, ISUB)

晶體管邏輯關(guān)斷時，但溝道并沒完全截止，導(dǎo)致channel中仍存在少量導(dǎo)通電流。那么，可提高閾值電壓Vt，從而完全截止電流，但Vt越高，器件翻轉(zhuǎn)速度就降低，PPA中，Power變好了，Performance就變差了。

2. 柵極漏電流(Gate Leakage, Igate)

由于柵極氧化物隧穿和熱載流子注入，存在著通過氧化物流到襯底的電流。在65nm及以下節(jié)點工藝，柵極漏電流逐步增大到了亞閾值漏電流大小，因此，high-k高介電材料必須用以阻斷柵極漏電流。

3. 柵極感應(yīng)漏電流(Gate Induced Drain Leakage, IGIDL)

Gate引入的結(jié)泄漏電流與其他泄漏電流相比通常都很小。

4. 反向偏置結(jié)泄漏(Reverse Bias Junction Leakage ,IREV)

由少數(shù)載流子漂移、耗盡區(qū)產(chǎn)生電子/空穴對引起，通常也很小。

功耗分析完成后，工作目錄下將得到power.rpt、power.db和*.ptiavg文件，其中*.ptiavg、power.db文件將用于IR分析，此外還需要指定voltage source location來提供電源源點的位置。

創(chuàng)建 Power Pads - XY File:

生成的 Power Pads - XY File如下：

腳本流程參考如下：

運行IR分析后，可得到相應(yīng)報告及Rail analysis Plot:

審核編輯：劉清