關于MOS管的米勒效應，已經輸出了8篇，今天這一篇是MOS管章節的最后一篇，下一篇就開始整理運放相關的內容。我個人認為今天聊的這個話題至關重要：抑制米勒效應和抑制EMI之間如何平衡。

一道問題

在前面文章《MOS管的米勒效應(3)--如何減小米勒平臺》中有提到：如何抑制米勒效應，三種優化策略其中之一就是減小柵極串阻Rg。但是在文章中沒有提及減小到多少才算是合適。

照例，先拋出來一道連環問題：想要抑制米勒效應，減小柵極串阻Rg，減小到什么程度才算合適？如何衡量？減小Rg會不會引入其他問題，比如EMI問題？

這道題，大概率不會在技術面試中出現，太細，也太考驗基本功。但是，我覺得搞研發的硬件小伙伴想要設計出高質量的電路，有必要花精力研究下。

仿真模型的升級

上圖，看過前面幾篇文章的同學應該不陌生，我們就只用阻性負載，MOS管驅動也很簡單，就一個R1=100Ω。VG1設置成5V的階躍，上升變壓為1us。用示波器捕捉波形，如下圖所示，示波器的具體設置方法在第(3)篇文章中講過，這里不做重復。

我們嘗試調整不同的R1（1Ω/10Ω/50Ω/100Ω），則對應有不同的米勒平臺，如下圖所示，R1=1Ω時米勒平臺時間最短。

我們把上面的阻性負載換成感性負載，則有如下模型：

仿真出來是這樣，前面文章詳細分解過，這里不展開。

這里需要考慮，在咱們的實際電路中，元器件引腳會有寄生電感和寄生電容，PCB走線會有分布電感和分布電容，而MOS管引腳之間還有結電容Cgs、Cgd、Cds等，這些都會對電路的實際性能產生影響。

考慮到寄生/分布電容、寄生/分布電感，還有結電容，那上面感性負載的模型可能就要適當發生變化。我們對仿真模型稍作調整，如下圖所示：

L3是柵極驅動信號上寄生電感和分布電感的總和，約為1uH。C1為柵極驅動信號上PCB走線的分布電感。這里Cgs、Cgd、Cds都沒有畫出來。

L1為MOS寄生電感和PCB分布電感的總和。

注意：這里的模型調整可能未必合適，僅供理論分析參考和趨勢判斷。

仿真驗證

基于上述模型的調整，如果給VG1一個擺幅為0~5V，頻率10kHz的方波信號，此時我們把R1(Rg)設置為變量，分別去1~1kΩ中不同的值，我們看下仿真結果會是怎樣的。

上圖給出的是VF1(即Vgs)的波形，能總結出什么結論么？

①當R1=1Ω，Vgs上發生了劇烈的振蕩，而且振蕩幅值(能量)很高；

②隨著R1的增大，振蕩幅值逐漸減?。?/p>

③隨著R1的增大，米勒平臺時間卻在增大；

④當R1=1kΩ時，振蕩幅值最小，但米勒平臺時間最大。

我們再看下VF2(即Vds)的波形，如下圖所示：

從VF2(Vds)的變化趨勢，能總結出什么結論呢？

①當R1=1Ω，Vds上發生了劇烈的振蕩，而且振蕩幅值(能量)很高；

②隨著R1的增大，振蕩幅值逐漸減小；

③當R1=1kΩ時，振蕩幅值最小。

我們再換一個角度，只看R1=1Ω的情況下，如下圖所示：

VF1(Vgs)和VF2(Vds)都發生了強烈振蕩，說明在此過程中有LC諧振發生，這期間高次諧波能量必然被放大，必然會增加EMI問題的風險。但是我們也注意到此時米勒平臺持續時間卻是最短的，這樣MOS管的開關損耗則可以降低。

我們再看下R1=1kΩ的情況下，如下圖所示：

VF1(Vgs)和VF2(Vds)振蕩不明顯，但此時米勒平臺的時間則大大延長，這樣MOS管的開關損耗會增大。

審核編輯：湯梓紅