關(guān)于clkout4的說明其實不多，在PLL的說明中提到CLKOUT4只用于top和bottom的區(qū)域時鐘，但是不能驅(qū)動Core邏輯。

在區(qū)域時鐘部分又提到CLKOUT4只用于連接top或者bottom的interface。我們對interface的理解就是interface designer。

那這個top和bottom怎么理解呢？這里我們以Ti60F225為例。下圖是我們截取的Ti60F225的管腳位置平面圖。top我們認為就是bank 2A,2B,bottom我們認為是Bank 4B,4A. left就是bank 1A,1B,right就是Bank 3A,3B.

一、驅(qū)動IO測試

測試1：top和bottom驅(qū)動所在側(cè)的IO

在2A,2B bank各找5個GPIO并把它們設(shè)置成clkout類型，它們分別由TL和TR PLL驅(qū)動。

在4B和4A bank中也各找了5個GPIO并設(shè)置成clkout類型，時鐘由BR PLL的clkout4提供。

經(jīng)過編譯可以通過。

結(jié)論：TL和TR clkout4可以驅(qū)動BANK 2A和2B的IO.

BL和BR clkout4可以驅(qū)動BANK 4A 4B的IO

測試2:Top PLL clkout4驅(qū)動左側(cè)GPIO

在測試1的基礎(chǔ)上，我們在bank 1A和1B上各找了兩個GPIO，設(shè)置成clkout類型，時鐘由TL PLL的clkout4來驅(qū)動或者BL PLL的clkout4來驅(qū)動都會報以下錯誤。

測試3:bottomPLL clkout4驅(qū)動右側(cè)GPIO

在測試1的基礎(chǔ)上，我們在bank 3A和3B上各添加了2個GPIO，由BR clkout4和TR clkout4來驅(qū)動。

結(jié)論：由測試2和測試3可以得出clkout4不能驅(qū)動左右兩側(cè)的IO。

另外我們還測試top PLL的clkout4驅(qū)動bottom 的IO,結(jié)論依然是不能驅(qū)動 ，反之亦然。于是我們有了下面的圖。圖中Y表示Yes，N表示N，后面的數(shù)字是編號，總之YX表示可以驅(qū)動，NX表示不可以驅(qū)動。

二、級聯(lián)測試

測試4：top或bottom的兩個PLL級聯(lián)，但是clkout4不作為反饋

經(jīng)過測試可以編譯通過。

結(jié)論:clkout4可以在top或者bottom內(nèi)部實現(xiàn)兩個PLL級聯(lián)

測試5：top與bottom的兩個PLL級聯(lián)

如果把TL0的clkout4作為BR0,BL0的參考時會報出兩個路徑出錯。

如果把BR0的clkout4作為TR0,TL0的參考時會報出兩個路徑出錯。

結(jié)論：top與bottom之間的PLL無法實現(xiàn)級聯(lián) 。

三、反饋測試

測試6：clkout4用作反饋

當PLL的參考時鐘為external時，用clkout4作為反饋時鐘，發(fā)現(xiàn)4個PLL都不能用作反饋。

測試7：級聯(lián)反饋

如果級聯(lián)后,第一級的clkout4反饋也打開編譯也會出錯。經(jīng)過測試有以下結(jié)論。

結(jié)論：如果用clkout4用于級聯(lián)，第二級的clkout4可以用作反饋。

綜上：

（1）top的PLL可以驅(qū)動top的IO，但不能驅(qū)動left,right和bottom的IO;同樣bottom的PLL可以驅(qū)動bottom的IO；但是不能驅(qū)動 top，left和right的IO.

（2）PLL可以通過clkout4實現(xiàn)級聯(lián)，便是限制于(BL0,BR0)和（TL0,TR0）兩組內(nèi)部。

（3）PLL的clkout4也可以用作反饋，但是限制于級聯(lián)的兩個PLL的第二級。

審核編輯：湯梓紅