一.封裝

前幾期曾經(jīng)講過，對封裝后的芯片進(jìn)行CDM測試，大量非平衡載流子會通過金線集聚到封裝框架中。所以封裝也是影響CDM的關(guān)鍵因素之一，恰宜的封裝能大幅度提升芯片的CDM防護(hù)等級。（筆者對于封裝還是才疏學(xué)淺，這里就不多做筆墨了。）

二.片內(nèi)防護(hù)

CDM是一種自發(fā)性的，從內(nèi)到外的ESD事件。所以其波形參數(shù)并不固定，雖然CDM的瞬態(tài)電流峰值很高，但是持續(xù)時間短，脈沖能量低。其防護(hù)電力路的設(shè)計思路與HBM還是有一定差異。CDM與HBM防護(hù)設(shè)計的主要區(qū)別有：

因為放電機(jī)理不同，CDM防護(hù)設(shè)計與HBM防護(hù)設(shè)計的側(cè)重點(diǎn)不一，HBM側(cè)重于過電流能力，同時需要設(shè)計合理的Design Window，而CDM側(cè)重于瞬態(tài)特性，CDM很少關(guān)注Design Window和過電流能力。

防護(hù)部位不一，HBM會對MOS的源，漏，柵；隔離環(huán)；輸入電阻等都會造成損壞，而CDM的只會對MOS管的柵極造成破壞。

失效機(jī)理差異，HBM波形雖然峰值電流低，但是其持續(xù)時間長，放電功率大，HBM設(shè)計需要將電學(xué)特性與熱電特性相結(jié)合。反觀CDM，因為其總能量很低，只需要關(guān)注其高頻脈沖特性。

相較于HBM，CDM防護(hù)的設(shè)計目標(biāo)更加明確，但是因為其較高的頻率和由內(nèi)而外的機(jī)制，所以設(shè)計難度也高一些（越先進(jìn)的制程CDM設(shè)計越難）。本文針對CDM的設(shè)計從全片ESD策略，布局布線，器件特性的角度進(jìn)行分析。

2.1 全片防護(hù)策略

目前全片ESD防護(hù)策略大致分為兩種：一種是Pad-Based；一種是Rail-Based。兩種策略的區(qū)別在于觸發(fā)機(jī)制，Pad-Based是利用寄生器件的反向擊穿/正向?qū)ㄌ匦裕瑯?gòu)建從Pad到Power Rail的雙向ESD通路，在Pad端實現(xiàn)ESD泄放，所以Pad-Based策略屬于電壓觸發(fā)。GGNMOS，SCR，二極管串，都屬于Pad-Based型ESD防護(hù)器件。

圖一.Pad-Based 電路結(jié)構(gòu)。

Rail-Based是利用二極管的正向?qū)ㄌ匦裕瑢SD電流先行從端口轉(zhuǎn)移到Power Rail，再利用RC電路的頻率觸發(fā)特性，利用響應(yīng)柵壓開啟BigMOS，將Power Rail上的ESD電流通過MOS泄放。實現(xiàn)了Rail to Rail的ESD泄放。

圖二.Rail-Based 電路結(jié)構(gòu)。

兩種策略各有千秋，適用于不同的場景。但是目前學(xué)術(shù)界對Pad-Based全片防護(hù)策略針對CDM的性能與機(jī)制產(chǎn)生了質(zhì)疑。學(xué)者認(rèn)為Pad-Based全片防護(hù)策略可能并不適合于CDM防護(hù)。

圖三.Pad-Based 電路結(jié)構(gòu)對CDM防護(hù)乏力。

Pad-Based電路結(jié)構(gòu)無法有效對CDM進(jìn)行防護(hù)，主要因為Pad-Based結(jié)構(gòu)多利用寄生器件的反向擊穿電壓或者正向?qū)ɡ鄯e電壓實現(xiàn)正常工作與ESD的區(qū)別，也就是Design Window的設(shè)置。而該類器件因為異質(zhì)結(jié)，普遍具有較大的寄生電容參數(shù)，對高頻CDM的開啟響應(yīng)緩慢，瞬態(tài)電壓高，阻礙CDM泄放，很難實現(xiàn)令人滿意的CDM保護(hù)效果。而Rail-based電路結(jié)構(gòu)則是利用ESD的頻率特性，只要Power Rail上的特征頻率滿足要求，MOS就會開啟，通過MOS管的溝道實現(xiàn)ESD泄放。由于RC-detector電路具有特征頻率的向下兼容性，RC電路能對HBM和CDM都產(chǎn)生響應(yīng)。

2.2 端口防護(hù)策略

目前大多數(shù)芯片的IO端口都會采用端口二級防護(hù)策略。一級防護(hù)針對HBM和MM波形，器件面積大，寄生電容大，開啟速度慢，適合泄放大電流。二級防護(hù)針對CDM波形，面積小，寄生電容小，開啟速度快，能快速對CDM進(jìn)行響應(yīng)。兩級保護(hù)之間的電阻R一方面提高柵極的魯棒性，一方面限制HBM進(jìn)入二級保護(hù)電路。

圖四.CDM的端口防護(hù)。

根據(jù)前幾章的闡述，CDM源于半導(dǎo)體材料內(nèi)部。所以二級保護(hù)器件需要盡可能的靠近被保護(hù)的電路元件，同時還需要和被保護(hù)的器件位于同一襯底內(nèi)，需要其盡可能快的泄放襯底中的非平衡載流子。

圖五.CDM防護(hù)示意圖。

如圖所示，襯底中的非平衡載流子通過同一襯底中的N+/P-WeLL二極管和P+/N-WeLL二極管流出體系，避免了柵極所面臨的失效風(fēng)險。

2.3 布局布線

CDM是一種未經(jīng)調(diào)制的高頻波形，其能量主要集中在高頻波段，而高頻波對電容電感較為敏感。所以布局布線對CDM防護(hù)也有一定影響。

圖六.屏蔽線對CDM的影響。

如圖所示為屏蔽線對CDM的影響，某些設(shè)計會在IO線纜旁放置一條接地屏蔽線，但是該屏蔽線會降低體系對CDM的防護(hù)能力。屏蔽線會與IO線纜發(fā)生耦合作用，在IO上產(chǎn)生耦合電流，降低CDM魯棒性。

圖七.布局布線對CDM的影響。

如圖所示，布線細(xì)節(jié)也會對CDM能力產(chǎn)生影響。平行走線長度越長、走線與走線之間的間隔距離越大，防護(hù)效果越好。根據(jù)傳輸線模型，線纜會對高頻信號造成衰減，而CDM能量主要集中在高頻波段，平行走線長度越長，線纜造成的高頻衰減越大,能略微提升CDM防護(hù)效果。CDM作為一種物理現(xiàn)象，波形頻譜分布極其復(fù)雜。線纜間的耦合作用更加難以預(yù)測，所以增加關(guān)鍵IO線纜間的距離，降低耦合作用，也能提高CDM的防護(hù)效果。同時IO端口的走線也不要頻繁跳線，避免CDM波形在金屬線中發(fā)生反射與折射。

2.4 特殊元器件

為了降低CDM所帶來的破壞，針對CDM的定制化器件也逐漸步入視野。筆者所列之一是前文已經(jīng)提到過的Ploy-diode（淺談ESD防護(hù)—二極管的應(yīng)用），另一種是LCSCR（Low-Capacitance SCR）。

LCSCR器件的版圖與剖面圖如下，該結(jié)構(gòu)中有寄生二極管Dp，Dn也有寄生三極管Qpnp和Qnpn。

圖八.LCSCR版圖與剖面圖。

LCSCR是將IO到VDD和VSS的ESD器件進(jìn)行了集成。該器件的ESD通路如下：

VDD—GND：通過Power Clamp（RC+GCNMOS）泄放。

GND—VDD：通過Power Clamp 并聯(lián)二極管泄放。

IO—VDD：通過寄生二極管(P+/N-WeLL)Dp進(jìn)行泄放。

VDD—IO：VDD上的靜電流先通過Power Clamp（RC+GCNMOS）進(jìn)入GND軌，然后通過寄生二極管Dn到達(dá)IO。

GND—IO：通過寄生二極管(P-WeLL/N+)Dn進(jìn)行泄放。

IO—GND：首先靜電流通過Dp進(jìn)入VDD后，又通過Power Clamp泄放到GND，因為N-WeLL阱電阻的存在，寄生三極管Qpnp的柵極會有壓降，該寄生三極管會開啟，同時靜電流經(jīng)過P-WeLL也會產(chǎn)生壓降，寄生三極管Qnpn在柵壓下也會開啟。寄生三極管Qpnp和Qnpn相互正反饋，從而建立新的ESD泄放通道，取代Dp—Power Clamp的泄放路徑。相較于傳統(tǒng)SCR，因為該ESD防護(hù)網(wǎng)絡(luò)采用Rail-Based策略，所以靜電流通過Dp進(jìn)入VDD后，Power Clamp會快速開啟，電壓降很低。所以基本不會影響VDD—IO，IO—GND路徑的導(dǎo)通電壓和Trigger Voltage。

圖九.LCSCR電路圖。

LCSCR的ESD性能如下圖所示：

圖十.LCSCR的TLP和VF-TLP曲線對比。

如圖為LCSCR與傳統(tǒng)二極管的ESD性能對比，可以看出無論是TLP還是VF-TLP，新型LCSCR器件的性能都更加優(yōu)異。其過沖電壓也比二極管串觸發(fā)的DTSCR優(yōu)異。該器件具有良好的CDM防護(hù)性能。

圖十一.LCSCR的瞬態(tài)過沖電壓。

兩種結(jié)構(gòu)中，Ploy-Diode已經(jīng)在某些產(chǎn)品中得到了大規(guī)模應(yīng)用，具有良好的前景。而LCSCR結(jié)構(gòu)簡單，性能優(yōu)異但是還需要更多的驗證。