最近用12Track的工藝實(shí)現(xiàn)老代碼設(shè)計(jì)，代碼例化的STD Cell都是直接例化的12T工藝器件名，不利于替換工藝。

當(dāng)我需要切換工藝到9T時，就需要把12T的器件名改成9T的器件名，.v代碼幾百個，這時候手工修改會瘋掉，必須腳本來。

所以建議verilog代碼一定要隔離開具體工藝，用wrap層包封好，進(jìn)行隔離，利于切換工藝。

用linux命令grep搜索到含A12的行并全部替換為A9，可以使用sed命令結(jié)合正則表達(dá)式進(jìn)行行內(nèi)容的替換。

以下是一個使用grep和sed實(shí)現(xiàn)您要求的示例命令：

grep "A12" input.v| sed 's/A12/A9/g' > output.v

這個命令將會搜索名為input.v的文件中包含"A12"的行，并將其中的所有"A12"替換為"A9"，然后將結(jié)果輸出到名為output.v的文件中。

如果希望直接在原始文件上進(jìn)行替換而不是生成一個新的文件，請使用-i選項(xiàng)（例如：sed -i 's/A12/A9/g' input.v）,切記備份源文件！！！！

grep搜索所有文本文件含A12的行并全部替換為A9，可以使用grep結(jié)合find命令來搜索所有文本文件中包含"A12"的行，并使用sed進(jìn)行替換。

如果不想在原始文件上直接進(jìn)行替換，可以刪除-i選項(xiàng)，

并將結(jié)果重定向到另一個文件中。






審核編輯：劉清