由于對提高性能和更多功能的需求超出了使用數(shù)十年來所依賴的相同技術和技術設計芯片的能力，半導體行業(yè)已開始探索一系列timing（timing）選項。

與計算中的許多元素一樣，timing是一個層次結構或堆棧。它包括從將 AI 計算劃分為多個部分并同時組裝結果，到確保高級封裝或 PCB 或終端設備上的不同組件按正確的順序工作等一切內容。如果沒有正確的timing，任何設備都無法正常工作，有些設備根本無法工作。timing影響計算的各個方面，從處理數(shù)據(jù)所需的能量和時間到這些結果的準確性。在復雜的芯片中，timing甚至需要考慮不同使用模型和壓力下不同組件之間的依賴關系。

timing并不是一個新問題，但它確實變得更加復雜。石英晶體振蕩器的歷史可以追溯到 20 年代，當時它們被用來穩(wěn)定無線電信號。它們也已在數(shù)字電路中使用了數(shù)十年。但近年來發(fā)生了很大變化。PCB 上過去的分立元件越來越多地捆綁在一起，形成異構 SoC 或高級封裝，通常包含多個電源軌，并針對從移動設備到云的特定領域。

Skyworks Solutions timing產品副總裁兼總經理 James Wilson 表示：“關鍵基礎設施細分市場是 5G 無線接入網(wǎng)絡、數(shù)據(jù)中心和光網(wǎng)絡。” 他指出，對更高性能、更低抖動和更集成的定時解決方案的需求正在不斷增長，特別是來自基礎設施市場。

然而，隨著數(shù)據(jù)速度的提高，這變得更加困難。光纖和數(shù)據(jù)中心市場正在以 400Gbps 的速率加速部署，不久將達到 800Gbps，并且正在開發(fā)太比特速度。“隨著網(wǎng)絡升級到更高的帶寬，硬件設計轉向使用更高速的 PHY/SerDes 技術，”Wilson 說。“例如，在過去幾年中，光學和數(shù)據(jù)中心從 28Gbps PHY 過渡到 56Gbps 和 112Gbps PHY。”

伴隨著更高的速度而來的是更高密度的芯片，這需要更嚴格的容差。“更高速的網(wǎng)絡正在推動對更高性能timing解決方案的需求，”他說。“最先進的應用現(xiàn)在需要小于 70 飛秒的最大參考時鐘抖動。”

特別是在先進的工藝節(jié)點上，timing波動的回旋空間要小得多。因此，任何工藝變化（在 28 納米時可能未被注意到）都可能在 5 納米時出現(xiàn)重大問題，因為可用緩沖余量要少得多。

Movellus總裁兼首席執(zhí)行官 Mo Faisal 表示：“變化會增加，并且隨著電壓的降低，變化呈指數(shù)級增長。” “因此，片上變化變成了timing裕度，變成了 f max，又回到了 V min。這是一個惡性循環(huán)，你不斷地來來回回，直到你弄清楚為止。有些利潤取決于技術，有些取決于功能和不同模式。例如，如果多核處理器中有不同的 P 狀態(tài)，其中一半核心處于開啟狀態(tài)，并且您想暫時達到 100% 利用率，那么您將開啟這些處理器核心，并對供電網(wǎng)絡造成很大壓力。這會導致下垂（droop），除非你對下垂做了一些聰明的事情，否則最終會侵蝕你的邊際，進而侵蝕你的 Vmin ”

快速變化的市場

設備的持續(xù)縮小和功耗要求的降低是timing領域面臨的巨大挑戰(zhàn)。瑞薩電子timing產品經理Yimu Guo表示：“在某些應用中，您需要同樣的抖動，但功耗要低得多，尺寸要小得多，而這變得越來越困難。”

截至目前，timing（timing）市場高度分散。每個部署都需要不同的優(yōu)先級平衡。“找到正確的組合，即產品復雜性和性能的最佳結合點，同時滿足尺寸和成本目標，是timing市場目前面臨的挑戰(zhàn)，”郭說。“你必須以正確的方式對其進行細分，以確保服務于市場。”

我們還需要隨著時間的推移考慮性能，因為隨著時間的推移，同一設備中的timing可能會發(fā)生變化，或者基于各種因素（包括用例和最終應用）在異構設計的特定部分內發(fā)生變化。問題在于沒有一種解決方案或方法適用于所有設計。

“這不僅僅是一種方法論，”Movellus 的費薩爾說。“必須有一些 IP 可以檢測芯片中發(fā)生的情況，然后對其進行補償。它更多地是通過智慧來完成的，而不是僅僅擁有一種適用于任何地方的方法。根據(jù)定義，你過度設計了。但是，如果您有辦法彌補芯片上發(fā)生的情況之間的差距，例如該芯片是否存在變化，那么您可以在運行時自動補償。因此，采用單一方法論的適用于各種芯片的平臺是最有效的做法。但從 PPM 的角度來看，如果你希望所有芯片都是定制的，實際上效率很低。”

進步的代價

timing市場的持續(xù)發(fā)展反映了過去幾年電子世界的重大變化。“1978 年的一輛汽車有一個電子控制單元和八個半導體器件，”SiTime 營銷執(zhí)行副總裁 Piyush Sevalia 說。“2022 年的汽車將配備 80 個 ECU 和 8,000 個半導體器件。你會看到汽車中越來越多的半導體使用、更多的處理器、更多的數(shù)據(jù)傳輸單元——所有這些都需要timing。”

汽車可能是一個獨特且具有挑戰(zhàn)性的環(huán)境。“它必須能夠在-40°C下啟動，它必須能夠在發(fā)動機在125°C下運行時運行，并且它必須能夠在崎嶇不平的道路和平坦的道路上運行。因此，固有的沖擊成分發(fā)揮了作用——它在移動時不斷振動，” Sevalia 說。

5G RRU（遠程無線電單元）部署也是如此。“這些設備會受到自然力量的影響，”塞瓦利亞說。“我們看到的是，整個電子產品正在被部署在不再原始的環(huán)境中。”

無論您是將設備安裝在體育場兩側（當人們通過體育場時會振動），還是將其安裝在佛羅里達州中部的戶外（必須在颶風中運行），情況都是如此。隨著對規(guī)模的擔憂日益加劇，這些挑戰(zhàn)可能將繼續(xù)成為首要問題。

“十年前，當我們與客戶交談時，沒有提到基礎設施、無線電、基站等方面的規(guī)模，”他說。“如今，他們關心的不僅僅是 XY 占用空間，還有 Z 占用空間，因為當它們在設備內部填充這些線卡時，必須有空間將空氣泵入其中，以便可以帶走熱量出去。”

Sevalia 表示，降低功耗也日益成為優(yōu)先考慮的問題，而且不僅僅是在移動物聯(lián)網(wǎng)等更明顯的領域。“即使在基礎設施方面，人們也在關注電力消耗，并說我們需要降低電力消耗，”他說。“這本身就是一個挑戰(zhàn)，因為當你試圖傳輸更多數(shù)據(jù)時，并且當你的時鐘信號需要變得清晰時，讓它變得更清潔的一種方法是消耗更多的電力 - 但你不能。”

尋找解決方案

由于timing是一個層次結構，因此需要在堆棧中上下開發(fā)解決方案，跟蹤數(shù)據(jù)從創(chuàng)建點到處理和存儲的任何位置。

Sevalia 表示，滿足對更不受振動、沖擊和溫度變化影響的終端設備需求的挑戰(zhàn)，以及對更高性能、更低功耗和更小尺寸不斷增長的需求，促使 SiTime 使用 MEMS 代替石英時鐘。“人們使用石英的時間最長，因此他們認為石英參考是理所當然的，”他說。“現(xiàn)在我們進來并說，‘看，有一種不同的方法可以做到這一點。’”

超越石英可以提供有關溫度和振動的關鍵優(yōu)勢。例如，考慮一塊大板，其中心可能比邊緣承受更多的板彎曲應力。“在石英外殼中，您可能必須將設備安裝在電路板的邊緣，這樣它們就不會受到這種壓力，”他說。“在我們的例子中，你可以把它放在任何你想要的地方。”

Skyworks 的 Wilson 指出，設計工程師也在尋找通過功能集成來解決其中許多問題的方法。“系統(tǒng)設計人員正在尋求將所有時鐘生成和時鐘分配統(tǒng)一在單個 IC 中的解決方案，”他說。“這有助于設計滿足嚴格的性能要求，同時簡化 PCB 占用空間和功率預算。”

集成聲諧振器

（acoustic resonators）

在最近的一篇論文中，普渡大學、德州儀器和 Skyworks 的研究人員詳細介紹了一種使用現(xiàn)有組件將聲諧振器集成到芯片中的方法。

該論文的作者之一、普渡大學電氣和計算機工程教授 Dana Weinstein 表示，主要目標是完全消除對片外晶體頻率參考的需要。她說，石英基準“體積龐大，需要一個引腳才能將電信號傳輸?shù)叫酒稀Ｋ念l率太低，所以你必須增加頻率。而且它的噪音很大，而且將該信號分發(fā)到芯片上的每個位置都非常耗電。”

盡管如此，她承認任何這樣做的努力都面臨著重大挑戰(zhàn)。“這是一個相當復雜的幾何形狀，這意味著我們必須應對 CMOS 代工廠為數(shù)字電路定義和優(yōu)化的許多限制，”Weinstein 說。“我們不能把所有不同的層都搞亂。我們無法選擇我們的材料。因此，您必須想出創(chuàng)新的方法來限制振動。設計中涉及大量優(yōu)化，找出堆棧中可能存在哪些振動，然后利用這些振動。”

Weinstein說，用其他材料取代傳統(tǒng)的石英晶體并不能消除普渡大學團隊試圖解決的基本問題。“氮化鋁和其他壓電材料已經取代了無線電調諧元件中的石英，但它是一種獨立類型的微加工和微電子工藝，與 CMOS 代工廠所需的功能、材料和封裝不同，”她說。

供應鏈和安全

Weinstein說，不同的材料和不同的封裝，每個專用芯片都需要不同的制造基礎設施。“因此，這給供應鏈、我們在美國的能力以及提升這些能力所需的時間帶來了額外的脆弱性，”她說。“很多制造都發(fā)生在美國境外，尤其是現(xiàn)在的封裝方面。”

該研究有望避免此類供應鏈挑戰(zhàn)。“我們正在做的事情消除了額外的芯片，消除了其他材料，甚至消除了封裝，”Weinstein說。“由于振動結構在晶體管級別嵌入 CMOS 中，因此您可以完全避免這種情況。”

與現(xiàn)有實踐相比，無論是利用石英晶體參考還是其他方式，它還有可能減少安全漏洞。“無論哪種方式，你都必須交叉芯片（ cross chips），因此有一個引腳可以直接訪問時鐘，”Weinstein說。“如果時鐘出現(xiàn)故障，如果有人設法訪問該電氣引腳，那么整個微處理器芯片就會受到損害。如果您可以嵌入這些參考，并且時鐘沒有外部引腳，那么從這個角度來看，這會使其更加安全。”

Weinstein說，單一的集成解決方案也更容易檢查可能的篡改。“如果我能在芯片封裝后激發(fā)芯片內部的振動，那么一旦它被送到現(xiàn)場，我就可以對芯片進行原位超聲波成像并詢問，‘它是否被篡改了？包裹還好嗎？我可以隨時這樣做，”她說。

如果您必須將芯片發(fā)送到不受信任的站點，這種檢測篡改的能力特別有用。“這種情況現(xiàn)在經常發(fā)生，因為我們在美國值得信賴的代工廠中不具備這些全部能力，”Weinstein說。“因此，如果我必須將其發(fā)送到這部分流程，然后將其發(fā)送到另一個國家/地區(qū)進行這部分流程，那么有人可能會篡改設計，或插入硬件木馬，或弄亂一些無法檢測到的接線當你拿回你的芯片時——除非你能從內部詢問它。”

結論

至關重要的是，Weinstein指出，這項研究是使用標準芯片完成的。“我們用標準 CMOS 制造了這個，”她說。“我們剛剛流片了標準 14 納米技術，該技術可通過多項目晶圓向公眾提供。之后沒有對芯片進行任何特殊處理。它是直接從晶圓廠生產出來的。”

盡管如此，這種解決方案在進入市場之前仍然存在很大的限制。“雖然我們已經展示了這些芯片的諧振能力，但從這些芯片中發(fā)出的信號非常小，因此關閉反饋環(huán)路以將諧振器變成振蕩器 - 變成時鐘還存在額外的挑戰(zhàn)，”Weinstein說。“所以我們正在研究可以在標準 CMOS 中實現(xiàn)這一點的振蕩器設計。”

但她指出這需要時間。“隨著鐵電材料出現(xiàn)在更先進的技術節(jié)點中，這是值得期待的事情，并且它們準備在未來幾年內這樣做，”她說。“晶圓廠已經開發(fā)出了它們。現(xiàn)在是進入產品的問題了。一旦這扇門打開，振蕩器和芯片上實際時鐘的性能就只有一步之遙——進入標準技術的門檻為零。”

審核編輯：劉清