衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

驗證環(huán)境獲取DUT內(nèi)部信號的方法

sanyue7758 ? 來源: 驗證芯發(fā)現(xiàn) ? 2023-08-19 09:50 ? 次閱讀

在UVM寄存器模型的操作中,寄存器用于設置DUT狀態(tài)和芯片狀態(tài)信息的上報,有前門和后門讀寫兩種方式。

推而廣之,其他的DUT內(nèi)部信號,由于驗證的需要,有時也需要進行后門讀寫。這些信號除了包含前門可讀的寄存器以外,還會包含reg/wire信號、狀態(tài)機的狀態(tài)值、memory內(nèi)容等。

總的來看,獲取DUT內(nèi)部狀態(tài)分為前門和后門兩種方式。

前門讀寫

前門讀寫:使用總線對DUT發(fā)起真實的讀寫,一般需要總線VIP支持,僅針對DUT內(nèi)部可訪問的地址空間,如配置和上報寄存器、memory。

這種方式好處在于能夠和芯片真實的工作場景保持高度相似,能夠發(fā)現(xiàn)時序配合上的一些問題。

缺點一方面也是前門的“真實性”,當需要讀寫的地址空間數(shù)量很大時,會消耗非常多的仿真時間,影響用例的執(zhí)行效率。

另一方面是這種耗時的讀寫不滿足“實時性”比對的驗證要求。某些驗證環(huán)境中,可能需要在幾個cycle內(nèi)完成對DUT狀態(tài)的獲取和比對,這種場景下前門讀取方式則無法滿足。

后門讀寫

后門讀寫:繞過前門總線,直接通過DUT內(nèi)信號的hierarchy路徑強制force或者讀取信號值。

后門操作的方式可以分為:按信號的Hierarchy讀取、interface連接DUT信號、和VPI訪問。

1. 信號的Hierarchy讀取

DUT經(jīng)過編譯后,內(nèi)部的信號都有對應的hierarchy路徑,如dut.a.b.c,dut.out。在驗證環(huán)境中可以直接使用,例如:

bit A;
A=dut.sub_block.A;
if(A==0) begin
.....
end
23134c52-3ddf-11ee-ac96-dac502259ad0.png
bitA;
bit[15:0] B
if(uvm_hdl_read("dut.sub_block.A",A))begin
.....
end
//bit[31:0] Y
uvm_hdl_read("dut.X.Y[15:0]",B)//錯誤!
使用VPI訪問缺點:不能按位域驅(qū)動和讀取。對于多bit信號,無法只對其中的部分bit操作。

一般而言對于黑盒驗證中的加密代碼,使用Hierarchy和VPI方式都是無法獲取加密代碼內(nèi)部信號的狀態(tài)。當然如果在已知加密代碼層次前提下,通過一些處理,還是可以通過Hierarchy方式進行后門操作。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    51192

    瀏覽量

    427336
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121199
  • 仿真
    +關注

    關注

    50

    文章

    4124

    瀏覽量

    134007
  • 信號
    +關注

    關注

    11

    文章

    2807

    瀏覽量

    77116
  • DUT
    DUT
    +關注

    關注

    0

    文章

    189

    瀏覽量

    12491

原文標題:驗證環(huán)境獲取DUT內(nèi)部信號的方法

文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    基于VMM驗證方法學的MCU驗證環(huán)境

    。本文主要提出了一種基于SystemVerilog的VMM驗證方法學的驗證環(huán)境。在這個驗證環(huán)境
    發(fā)表于 03-24 14:07 ?3387次閱讀

    基于VMM驗證方法學的MCU驗證環(huán)境

    1 簡介 隨著設計的復雜程度不斷增加,要求把更多的資源放到驗證上,不但要求驗證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來檢查DUT對應異常的處理狀態(tài),這在傳統(tǒng)測試方法下往往
    的頭像 發(fā)表于 08-25 16:45 ?933次閱讀

    基于VMM的驗證環(huán)境驗證MCU指令實現(xiàn)設計

    1 簡介 隨著設計的復雜程度不斷增加,要求把更多的資源放到驗證上,不但要求驗證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來檢查DUT對應異常的處理狀態(tài),這在傳統(tǒng)測試方法下往往是難
    發(fā)表于 07-01 08:15

    基于VMM驗證方法學的MCU驗證環(huán)境實現(xiàn)方法介紹

    1 簡介隨著設計的復雜程度不斷增加,要求把更多的資源放到驗證上,不但要求驗證能夠覆蓋所有的功能,還希望能夠給出大量的異常情況來檢查DUT對應異常的處理狀態(tài),這在傳統(tǒng)測試方法下往往是難
    發(fā)表于 07-03 07:40

    SoC驗證環(huán)境搭建方法的研究

    本文從SoC (System on a Chip)驗證環(huán)境外在的框架結(jié)構(gòu)、內(nèi)在的驗證數(shù)據(jù)的組織與管理和體現(xiàn)其工作原理的系統(tǒng)腳本的設計思想三方面出發(fā),討論SoC 驗證
    發(fā)表于 12-14 09:52 ?22次下載

    一種基于UVM的混合信號驗證環(huán)境

    一種基于UVM的混合信號驗證環(huán)境_耿睿
    發(fā)表于 01-07 21:39 ?1次下載

    DUT輸入定向或隨機的激勵

    TestBench即測試平臺,是為了檢驗待測設計(design under test,DUT)而搭建的驗證環(huán)境
    的頭像 發(fā)表于 02-24 17:19 ?1032次閱讀
    對<b class='flag-5'>DUT</b>輸入定向或隨機的激勵

    DUT 和 testbench 連接教程

    我們知道,不論是哪一級的驗證,最終都是通過 pin 連接到 DUT 上向其施加激勵,**對于 UVM 驗證平臺中,使用虛接口來實現(xiàn) DUT驗證
    的頭像 發(fā)表于 03-21 11:20 ?1563次閱讀

    UVM驗證平臺頂層有什么作用

    因為DUT是一個靜態(tài)的內(nèi)容,所以testbench理應也是靜態(tài)的,其作為uvm驗證環(huán)境DUT的全局根結(jié)點。
    的頭像 發(fā)表于 03-21 11:33 ?1374次閱讀

    基于UVM驗證環(huán)境開發(fā)測試流程

    驗證環(huán)境用戶需要創(chuàng)建許多測試用例來驗證一個DUT的功能是否正確,驗證環(huán)境開發(fā)者應該通過以下方式提
    的頭像 發(fā)表于 06-09 11:11 ?1020次閱讀
    基于UVM<b class='flag-5'>驗證</b><b class='flag-5'>環(huán)境</b>開發(fā)測試流程

    芯片驗證需要圍繞DUT做什么?

    TestBench即測試平臺,是為了檢驗待測設計(design under test,DUT)而搭建的驗證環(huán)境
    的頭像 發(fā)表于 06-12 17:38 ?2317次閱讀
    芯片<b class='flag-5'>驗證</b>需要圍繞<b class='flag-5'>DUT</b>做什么?

    驗證組件配置參數(shù)

    一些典型 的 驗證組件 配 置參數(shù)示例:? 一個agent可以被配置為 active 或者 passive 模式。在active模式下agent驅(qū)動DUT,在passive模式下agent被動地檢查
    的頭像 發(fā)表于 06-14 10:20 ?662次閱讀
    <b class='flag-5'>驗證</b>組件配置參數(shù)

    基于DUT內(nèi)部寄存器值的鏡像

    寄存器模型保持著DUT內(nèi)部寄存器值的 鏡像(mirror) 。 鏡像值不能保證是正確的,因為寄存器模型只能感知到對這些寄存器的外部讀寫操作。 如果DUT內(nèi)部修改了寄存器中的字段,鏡像值
    的頭像 發(fā)表于 06-24 12:02 ?927次閱讀

    北京清微智能科技有限公司發(fā)布IC驗證方法,實現(xiàn)雙DUT驗證

    清微智能在本周宣布新型專利“一種IC驗證中實現(xiàn)雙DUT驗證方法”已于今年3月獲批。該項專利內(nèi)容由該集團獨立研究,申請日期優(yōu)先于2024年3月26日。
    的頭像 發(fā)表于 04-08 10:07 ?631次閱讀
    北京清微智能科技有限公司發(fā)布IC<b class='flag-5'>驗證</b>新<b class='flag-5'>方法</b>,實現(xiàn)雙<b class='flag-5'>DUT</b><b class='flag-5'>驗證</b>

    鎖相放大器參考信號獲取方法

    鎖相放大器參考信號獲取方法主要依賴于對被測信號特性的了解以及實驗的具體需求。以下是一些常用的獲取參考
    的頭像 發(fā)表于 09-05 10:58 ?495次閱讀
    电子百家乐官网破| bet365 体育在线uo| 大集汇百家乐的玩法技巧和规则 | 太阳城百家乐的分数| 百家乐庄闲规则| 百家乐游戏必赢法| 百家乐游戏平台架设| 百家乐人生信条漫谈| 波音百家乐现金网投注平台排名导航| 百家乐开户送彩金28| 百家乐马渚| 如何玩百家乐的玩法技巧和规则 | 综合百家乐博彩论坛| 碧桂园太阳城二手房| 现金网注册| 永发国际娱乐城| 百家乐官网注码调整| 皇冠现金开户| 百家乐官网天上人间| 百家乐官网注册送10彩金| 百家乐官网真人游戏娱乐平台| 凯发百家乐官网是否是程序控制| 利都百家乐官网国际娱乐| 24山的丑方位| 破解百家乐公式| 百家乐游戏| 六合彩开码| 新世纪百家乐官网现金网| 正品百家乐官网地址| VIP百家乐-挤牌卡安桌板| 發中發百家乐的玩法技巧和规则| bet365手机客户端| r百家乐官网娱乐下载| 乐天堂百家乐官网娱乐城| bet365国际娱乐| 玩百家乐官网五湖四海娱乐城| 24山吉凶视频| 大上海百家乐的玩法技巧和规则| 澳门赌场| 百家乐官网大西洋| 新加坡百家乐赌法|