實現原理概括

diag.2-1 原理框圖

diag.2-2 總電路圖

由七個模塊組成。多諧振蕩器 不間斷地產生350kHz~2MHz的時鐘脈沖，蓋革計數器無輸入時，***十進制計數器 ***做0,1,2,3...9,0,1,2...的周期性計數。

脈沖捕獲電路 捕獲并處理蓋革計數管的短暫脈沖信號，觸發 脈沖頻率限制電路 。該電路立即鎖定十進制計數器，并拒絕接收下一個輸入信號，防止信號跳變對讀數造成的影響。這時，十進制計數器的輸出值即電路產生的隨機數。

同時，延時電路 激活，在數百納秒后解鎖 鎖存器 ，1~2秒后重新鎖定，使鎖存器在十進制計數器輸出值業已鎖死時保存脈沖輸入時計數器的輸出值。發光二極管陣列顯示這個數字。

自此又數百納秒后，脈沖頻率限制電路解鎖計數器，并允許接收蓋革計數管的下一個信號。

** 由于蓋革計數管何時產生脈沖是高度隨機的，十進制計數器何時停止計數也高度隨機**，這是實現真隨機性的核心原理。

在七個模塊中，十進制計數器選用CD4017芯片，鎖存器選用74HC573芯片。下面對除發光二極管陣列外的四個模塊進行解釋分析。

脈沖捕獲電路

diag.2-3 蓋革計數管脈沖捕獲電路

訂正：RV3阻值當為200k

與上期推文的實驗電路類似地，J3接蓋革計數管陰極，脈沖經R23、R18分壓，C4耦合后再經D13整流，接入電壓比較器正極。R19、RV3通過分壓調制一個基準電壓，接比較器負極。R22是上拉電阻。

脈沖超過基準電壓時，U9輸出高電平，低于基準電壓時輸出低電平，以此完成對蓋革計數管脈沖的數字化，并徹底濾除雜波。

脈沖頻率限制電路

蓋革計數管產生脈沖的時刻是高度隨機的，但其平均間隔時間取決于當地本底輻射強度。如果輻射強度過高，則脈沖間隔過短，將對讀數效果造成很大影響。因此有必要限制脈沖頻率。

diag.2-4 脈沖頻率限制電路原理圖

圖中，U6A是與（AND）門芯片74HC08的一個單元，U5是時基集成電路NE555，PULSE接脈沖捕獲電路。

未出現脈沖時，C3經由R4、D3快速充電至VCC。Q輸出高電平，U6A pin3為低電平，DC對地表現為高阻。

輸入脈沖時，U6A pin3翻轉為高電平，TH出現上升沿，U5內部電路動作，使Q輸出低電平， 這時無論PULSE是否出現高電平，U6A pin3始終保持低電平，從而阻斷了電路對下一個蓋革管脈沖的響應，下面稱這一階段為不應期。

與此同時，DC對地短路，D3截止，C3經由D4、RV2向地放電，直至TR電位下降到低于1/3 VCC。然后，DC對地高阻，D4截止，C3通過R4、D3快速充電，Q也翻轉為高電平， 使U6A pin3的電位又由PULSE決定，即允許電路響應下一個蓋革管脈沖。

U8是非（NOR）邏輯門芯片74HC04。電路處于不應期時，圖中U8的兩個單元都輸出高電平，觸發后續模塊。

延時鎖存電路

diag.2-5 延時電路原理圖（以紅框標注）

延時電路用以 在前級電路已鎖定計數器一段時間后，使數據進入鎖存器 。

結合前一節的講解，PULSE產生高電平時，C3將進入一個放—充電周期，其兩極板電壓如下圖所示：

gra.2-1 C3兩極板電壓

如圖，在約430ms時刻PULSE產生高電平，C3開始緩慢放電。1.8s時刻C3極板電壓低于閾值，電路控制C3快速充電。故430ms時計數器鎖定，1.8s時計數器解鎖。

延時電路中U7是電壓比較器芯片LM393，A/B兩單元構成窗口比較器，當C3極板電壓小于4V、大于2.5V時，U6:B pin3輸出高電平。為了防止電路在C3充電時再度觸發，引入另一個與門單元U6C，于是，只有在C3電壓介于2.5~4V之間，且脈沖限制電路處于不應期時，延時電路才輸出高電平。

由于電容放電時間較長，延時電路輸出高電平比前級電路滯后一些：

gra.2-2 延時電路輸出波形（紅線標志）

這一滯后保證了鎖存器解鎖時，計數器輸出值已經穩定，因此保證了LED陣列示數不會跳變。

變頻多諧振蕩器

diag.2-6 變頻多諧振蕩器原理圖

訂正：RV1阻值當為2k

多諧振蕩器采用邏輯門方案，U4是四聯CMOS高速與非（NAND）門芯片，U4:A/B/C指其包含的三個與非門。

電路開始工作時，由于SW1斷開。U4:A pin3必定處于高電平，故U4B pin4/5都處于高電平，故U4B pin6處于低電平，C1充電至下正上負。鑒于U4A pin2寄生電容充電時間極短，R1上很快無電流經過，U4A pin2與C1下端等勢，電位記為φ。

SW1閉合后瞬間，U4A pin1/2全為高電平，故pin3翻轉為低電平，U4B pin6翻轉為高電平。C1電荷不能立即釋放，故C1下端電位提升至2φ。U4A pin2很快又與C1下端等勢，此時C1通過RV1、U4B放電，電勢能轉化為RV1上的熱能，C1、U4A pin2電勢不斷下降，直至低于芯片閾值0.5φ左右，此時U4A pin3翻轉為高電平，U4B pin6翻轉為低電平，C1下端電位降低至-0.5φ，又充電直至C1下端提升至0.5φ，U4A pin3又翻轉為低電平，如此反復，形成振蕩。

gra.2-3 C1下端電位-時間曲線

gra.2-4 C1下端電位、U4B pin6電位-時間曲線

由圖可知，該芯片U4A pin2在上升沿、下降沿的閾值其實不同。不過我也懶得改前面寫的。

電路中RV1是電位器。改變RV1的阻值，可以改變C1充放電時間，即改變電路振蕩頻率。RV1取1kΩ、C1取1nF時計算頻率為369kHz，理論上RV1短路時電路頻率無窮大，但考慮到邏輯門延遲、下級電路的計數器延遲等因素，這種諧振器的頻率最高為2MHz。