衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

支持jesd204b協議高速DAC芯片AD9144-FMC-EBZ

OpenFPGA ? 來源:OpenFPGA ? 2023-09-13 09:20 ? 次閱讀

背景

AD9144是一款支持jesd204b協議高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的評估板(Evaluation Board),它是主要由AD9144,AD9516,與PIC16F單片機組成的系統。工程上使用AD9144具有時鐘時序要求很高和寄存器配置復雜的難點。

配置AD9144-FMC-EBZ,有兩種途徑:

1、通過FPGA母板,經由FMC接口,使用SPI配置寄存器

2、通過ADI提供的軟件工具,配合母板(ADS7)來配置寄存器,如圖所示:

fe58bb34-51cc-11ee-a25d-92fbcf53809c.png

遇到問題:

我們在嘗試第一種方法的時候,遇到了SPI寄存器寫不進的情況和讀寫不一致的情況。而第二種方法則需要ADS7用作母板。

調試

完成了以KC705作為母板,正確配置AD9144,并輸出62.5MHz正弦波。

整個流程需要先在KC705上運行提供的HDL工程,隨后進入軟件工具配置流程。這里的HDL工程主要完成的是:Jesd204發送端的配置與正弦余弦信號的輸出。另外,這里的軟件工具配置流程既使用ADI官方提供的工具對AD9144和AD9516分別進行配置。

在調試開始前,硬件鏈接如下圖所示:

fe7d668c-51cc-11ee-a25d-92fbcf53809c.png

1、AD9516寄存器配置獲得

AD9516的作用是對輸入時鐘分頻,為AD9144分別提供:sysref(3.91M),和refclk(125M)。

這里使用了AD9516-Evaluation-Software完成配置。

fea03f90-51cc-11ee-a25d-92fbcf53809c.png

在安裝結束后,打開軟件并選擇正確的型號,這里選AD9516-1

fec349c2-51cc-11ee-a25d-92fbcf53809c.png

分別按下圖所示進行配置:輸入時鐘(來自KC705)設置為2500;分頻系數如圖設置:最后得到兩組頻率為120M和3.9063M的時鐘;點擊左下角的橙色框(RGISTER W/R)中的WRITE。

fee2bc76-51cc-11ee-a25d-92fbcf53809c.png

點擊“file”,點擊“Save Setup”,導出“stp”文件,如下圖所示。

fefd441a-51cc-11ee-a25d-92fbcf53809c.png

打開導出的.stp文件,如圖:這個文件記錄了寄存器地址與對應的值,將于后續步驟導入。

ff27067e-51cc-11ee-a25d-92fbcf53809c.png

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官網搜索DAC Software Suite和Analysis Control Evaluation軟件,下載并安裝;

B、打開已經安裝好的ACE軟件,界面如下圖所示。在硬件連接正確的情況下,圖中紅圈會檢測到所連接的硬件板卡,點擊圖中綠圈的LED狀按鈕,AD9144-FMC-EBZ板卡上的藍色LED燈會隨之閃爍,說明連接成功。

ff46f39e-51cc-11ee-a25d-92fbcf53809c.png

C、雙擊打開“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如圖所示進行設置,點擊“summary”并“apply”,雙擊右側紅色圖框中的AD9144芯片。

ff6d87a2-51cc-11ee-a25d-92fbcf53809c.png

D、在打開的界面中按圖中配置設置DAC calibration,選擇“DAC3 DAC2”并點擊“calibrate”。

ff83b27a-51cc-11ee-a25d-92fbcf53809c.png

E、點擊上圖右下角的“Proceed to memory map”,按照項目所需配置好AD9144相關的寄存器表的值,點擊右上apply selected將對應的寄存器值寫入AD9144芯片。

ffa8e4fa-51cc-11ee-a25d-92fbcf53809c.png

F、在電腦開始菜單>Analog Devices尋找“AD9144&AD9135&AD9136 SPI”并打開,軟件界面如圖所示:

ffc022c8-51cc-11ee-a25d-92fbcf53809c.png

G、在上方框中點擊“read all registers”,然后點擊“save registers to file”得到“.csv”文件,右鍵將其用記事本打開,如圖所示,找到AD9516芯片開頭的寄存器區域,將之前通過AD9516 Evaluation Software得到的stp文件中的寄存器值添加進.csv文件中并保存。

fff2aa5e-51cc-11ee-a25d-92fbcf53809c.png

如圖所示,第一列是AD9144/AD9516的芯片,第二列是對應芯片的寄存器地址,第三列是寄存器對應的值,將AD9516所有寄存器的值添加進來并保存。

H、打開“AD9144&AD9135&AD9136 SPI”軟件并選擇“restore registers from file”,將上一步中修改保存好的.csv文件導入。

I、將vivado中的工程bit流文件燒錄到板子上,通過ila抓取并觀察tx_sync信號,發現信號持續拉高,返回AD9144&AD9135&AD9136 SPI軟件read all registers,觀察如圖區域,如果圖中所示四個寄存器值都為0F,vivado tx_sync持續拉高,并且txdata有數值輸出,則說明AD9144與JESD204B同步成功,此時用示波器測量AD9144板卡輸出可觀測到波形輸出。

000f9f06-51cd-11ee-a25d-92fbcf53809c.png

002fd492-51cd-11ee-a25d-92fbcf53809c.png

調試過程中遭遇問題

1.SPI配置失敗問題?

0047d7f4-51cd-11ee-a25d-92fbcf53809c.png

2.AXI-Lite的參數設置?

通過在Analysis Control Evaluation軟件中讀取AD9144寄存器表值,查詢0x453-0x45A寄存器值,得到關鍵參數L,SCR,F,K,M,N,N’,S,CF,HD等的值。

006b0814-51cd-11ee-a25d-92fbcf53809c.png

通過文檔PG066 P27-P28中所示的值,計算出AXI協議所需要的每個寄存器地址的值。填入到vivado工程模塊中的AXI協議部分。

0083ed98-51cd-11ee-a25d-92fbcf53809c.png

00f65a86-51cd-11ee-a25d-92fbcf53809c.png

Vivado工程中的AXI協議部分:地址填入PG066 P27-P28中的寄存器地址,值填入更據關鍵參數算出來的值。

0110e5ea-51cd-11ee-a25d-92fbcf53809c.png






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21796

    瀏覽量

    605996
  • 芯片
    +關注

    關注

    456

    文章

    51170

    瀏覽量

    427239
  • 單片機
    +關注

    關注

    6043

    文章

    44622

    瀏覽量

    638529
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121158
  • PIC單片機
    +關注

    關注

    64

    文章

    693

    瀏覽量

    102086
  • dac
    dac
    +關注

    關注

    43

    文章

    2309

    瀏覽量

    191563
  • DAC芯片
    +關注

    關注

    1

    文章

    32

    瀏覽量

    14714
  • ad9144
    +關注

    關注

    0

    文章

    8

    瀏覽量

    1918

原文標題:支持jesd204b協議高速DAC芯片AD9144-FMC-EBZ配置筆記

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    JESD204B的系統級優勢

    作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數據采集設計,沒準聽說過新術語“JESD204B”。我在工作中看到過很多工程師詢問有關 JESD204B 接口的信息以及它如何同
    發表于 09-18 11:29

    FPGA高速數據采集設計之JESD204B接口應用場景

    的ADC已成為今后的發展趨勢。在研究了高速串行傳輸技術后,設計了基于JESD204B協議的串行總線技術的ADC,并設計了基于此協議高速AD
    發表于 12-03 17:32

    FPGA高速數據采集設計之JESD204B接口應用場景

    的串行總線技術的ADC,并設計了基于此協議高速ADC采樣電路,該模數轉換芯片支持JESD204BSubclass1工作模式,通過
    發表于 12-04 10:11

    支持jesd204b協議高速DAC芯片AD9144-FMC-EBZ配置筆記

    本文為明德揚原創文章,轉載請注明出處!一、背景AD9144是一款支持jesd204b協議高速DAC
    發表于 03-10 13:17

    如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?

    的模數轉換器(ADC)和數模轉換器(DAC)支持最新的JESD204B串行接口標準,出現了FPGA與這些模擬產品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發器
    發表于 04-06 09:46

    JESD204B協議有什么特點?

    在使用最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。那么在解決 ADC 至 FPGA
    發表于 04-06 06:53

    JESD204B協議介紹

    在使用我們的最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。此外,我還在 E2E 上的該
    發表于 11-21 07:02

    JESD204B協議概述

    在使用我們的最新模數轉換器 (ADC) 和數模轉換器 (DAC) 設計系統時,我已知道了很多有關 JESD204B 接口標準的信息,這些器件使用該協議與 FPGA 通信。此外,我還在 E2E 上的該
    發表于 04-08 04:48 ?2392次閱讀
    <b class='flag-5'>JESD204B</b><b class='flag-5'>協議</b>概述

    基于NI PXI模塊化測試平臺對采用JESD204B協議進行測試

    我們基于NI PXI模塊化測試平臺對采用JESD204B協議的TI DAC38J4芯片進行測試。 使用高速串行模塊PXIe-6591R輸出
    發表于 11-15 20:06 ?1864次閱讀

    簡述Arria10接口JESD204B的與ADI9144性能

    Arria10接口的JESD204B與ADI9144的互操作性
    的頭像 發表于 06-20 00:06 ?4440次閱讀
    簡述Arria10接口<b class='flag-5'>JESD204B</b>的與ADI<b class='flag-5'>9144</b>性能

    支持jesd204b協議高速DAC芯片AD9144配置

    背景 AD9144是一款支持jesd204b協議高速DAC
    的頭像 發表于 10-08 17:40 ?3147次閱讀

    JESD204B時鐘網絡原理概述

    明德揚的JESD204B采集卡項目綜合上板后,可以使用上位機通過千兆網來配置AD9144和AD9516板卡,實現高速ad采集。最終可以在示波器和上位機上采集到設定頻率的正弦波。本文重點介紹JE
    的頭像 發表于 07-07 08:58 ?1763次閱讀
    <b class='flag-5'>JESD204B</b>時鐘網絡原理概述

    使用JESD204B接口的AD9144高速DA轉換模塊參數設定(私人總結版)

    本文為明德揚原創文章,轉載請注明出處! 由于AD9144高速DA轉換模塊,轉換速率可以達到2.5G,可以滿足普通的DA數據接口。為了匹配高速AD/DA轉換,JESD204B接口就應運
    的頭像 發表于 07-12 08:59 ?3018次閱讀
    使用<b class='flag-5'>JESD204B</b>接口的AD<b class='flag-5'>9144</b><b class='flag-5'>高速</b>DA轉換模塊參數設定(私人總結版)

    理解JESD204B協議

    理解JESD204B協議
    發表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b><b class='flag-5'>協議</b>

    JESD204B使用說明

    能力更強,布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調用jesd204b ip核來一步步在FPGA內部實現高速ADC數據采集,jesd204b
    的頭像 發表于 12-18 11:31 ?528次閱讀
    <b class='flag-5'>JESD204B</b>使用說明
    三合四局24向黄泉| 威尼斯人娱乐棋牌是真的吗| 乐博国际| 奥斯卡百家乐官网的玩法技巧和规则| 威尼斯人娱乐城好不好| 百家乐官网视频游戏网址| 查看百家乐赌博| 澳盈88投注| 做生意忌讳什么颜色| 博彩现金开户| 百家乐官网怎么发牌| 百家乐平注常赢玩法技巧| 棋牌百家乐官网赢钱经验技巧评测网| 黄金百家乐的玩法技巧和规则| 真人百家乐官网什么平台| 木星百家乐的玩法技巧和规则| 百家乐策略介绍| 最新百家乐官网出千赌具| 尊龙百家乐赌场娱乐网规则| 百家乐官网投注法| 威尼斯人娱乐城真人赌博| 百家乐官网英皇赌场娱乐网规则 | 大集汇百家乐的玩法技巧和规则| 百家乐官网波音平台开户导航 | 娱乐城百家乐规则| 百家乐官网代理龙虎| 百家乐娱乐平台真钱游戏| 娱乐城百家乐官网可以代理吗 | 博彩百家乐官网最新优惠| 海南博彩bocai0898| 亚洲百家乐新全讯网| 百家乐官网客户端LV| 百家乐园选蒙| 免费百家乐官网过滤| 宝清县| 试用的百家乐软件| 高档百家乐官网桌子| 顶级赌场官方直营网| 真让百家乐游戏开户| 百家乐官网投注翻倍方法| 大发888娱乐城888 bg|