AI聊天機器人、自動化制造設備、自動駕駛汽車……各種帶寬密集型應用蓬勃發展，推動芯片設計從單片式片上系統（SoC）轉向Multi-Die系統。通過將多個裸片或小芯片集成到單個封裝中，開發者可以擴展系統功能，降低風險并縮短產品上市時間。

但是，Multi-Die系統開發本身也有挑戰，驗證方面尤其困難重重。驗證過程必須非常詳盡，才能發現嚴重錯誤并實現高性能設計。因此，2.5D或3D芯片技術對驗證過程的影響可能超乎人們的想象。

不過，新思科技的VCS功能驗證解決方案的原生框架支持分布式仿真，讓開發者能夠將大型仿真任務分成若干較小任務運行，從而擺脫容量限制，最大限度減少錯誤，打造更出色的Multi-Die系統。本文將詳細介紹分布式仿真的相關內容并說明英偉達如何借此提升仿真性能。

分布式仿真助力功能驗證

仿真是功能驗證的主要方法，能夠發現設計中的大多數錯誤。隨著Multi-Die系統日益成為主流，芯片制造商已研究出了多種方法應對開發過程中的各類挑戰。Multi-Die系統規模龐大，仿真工作繁多，無法一次完成，因此許多芯片制造商選擇“拆分”運行。但是，這種手動方法需要編寫腳本，還需將多次運行的結果進行整合，非常耗時且容易出錯。此外，該方法通常不支持復用。

分布式仿真技術允許多個可執行文件并行仿真，且無身份限制。換言之，同一仿真可執行文件（simv）可以運行N次，每次與不同的simv一起運行，也可根據需要組合運行。它同時支持寄存器傳輸級（RTL）互連和測試平臺互連，較采用單一可執行文件的方法性能更佳。設置內部解決方案可能需要耗費數周時間，而分布式仿真只需短短幾天即可完成準備并開始運行，所需內存資源較少，因而可以節省與大容量主機和集群計算機相關的成本。

分布式仿真的工作方式相當簡單。首先，用戶將仿真任務分為多個可執行文件，每個simv均使用一個額外的開關進行編譯。運行時配置文件指定要連接的RTL和測試平臺部分。運行期間：

simv實例實際上就是單片式SoC，可以按任意順序獨立啟動，并將特定選項作為開關傳遞

主simv使用單獨的開關，負責控制仿真并承擔主要工作

主simv調用單獨的服務器進程來控制通信

運行結束時，所有仿真均生成單獨的可執行文件，從而提供單個仿真結果

分布式仿真的使用模型

在今年春季舉辦的2023年SUNG硅谷大會上，英偉達介紹了其使用分布式仿真驗證多芯片GPU系統的情況。傳統方法涉及多個步驟，并需要大量時間和內存資源。對每個獨立的芯片進行仿真本就需要消耗大量資源，而對整個Multi-Die系統進行仿真所需的內存和運行時間則是預期的2倍以上。

英偉達高級驗證開發者Kartik Mankad在會上的演講中指出：“借助新思科技的分布式仿真技術，我們可以輕松地對不同類型的Multi-Die系統進行仿真，參與團隊無需投入更多精力，也無需擔心集成和復用問題，并可保留每個單芯片環境的全部功能。與傳統方法相比，新思科技VCS功能驗證解決方案的分布式仿真功能將仿真速度提高了2倍。”

總結

隨著AI和高性能計算等應用的激增，Multi-Die系統能夠幫助芯片制造商應對日益繁重的計算工作負載難題。在芯片開發過程中，仿真長期以來一直都是功能驗證的主要方法，可以詳盡檢測出各種錯誤，確保設計如期進行。但Multi-Die系統也帶來了新的挑戰。

Multi-Die系統復雜且規模龐大，仿真工作量巨大，無法在一次運行中完成，因此，芯片制造商轉而采用內部開發的解決方案來拆分仿真工作，但這種方法需要手動操作，并且非常耗時。目前，市場領先的新思科技VCS功能驗證解決方案提供了全新的技術，相比傳統方法，可將Multi-Die系統的仿真速度提高2倍。借助分布式仿真，設計團隊可以將大型仿真作業分成若干部分運行，從而節省時間，減少工程工作量，并降低與大容量主機和集群計算機相關的成本。Multi-Die系統為半導體創新指明了方向，而分布式仿真等驗證技術可以幫助芯片制造商優化設計結果。