IBIS(Input/Output Buffer Information Specification)是一個用于仿真的描述性文件，它從元件的行為出發描述了器件輸入輸出端口的電氣特性，不會涉及具體電路結構以及芯片的工藝參數等信息，半導體制造商很容易提供這種模型給客戶，而不暴露自己的知識產權。

IBIS模型是由器件內部的電氣參數數值構成的數據列表，這些數據可以反映器件的開關速度、驅動能力等特性。IBIS模型的核心是把器件簡化為緩沖器（Buffer）模型，它的行為級特性主要描述一些V/I和V/t曲線，通過V/I曲線的形式表示緩沖器的輸出阻抗，通過V/t曲線的形式表示高低電平轉換特性。

如何建立IBIS模型

IBIS模型可以通過仿真器件的SPICE模型來獲得，也可以用直接測量的方法來獲得。如果選擇前一種方法，可以使用SPICE進行仿真，收集每個輸出/輸出緩沖器的V/I和V/T數據。這樣可以在模型中包含過程轉折數據。然后，使用IBIS網站上的SPICE至IBIS轉換程序可以由SPICE生成IBIS模型。

圖片來源：Analog Device

IBIS模型結構

IBIS規范支持幾種輸入和輸出，例如可建模為三態、集電極開路、開漏、I/O和ECL的輸入/輸出。第一步是識別器件上不同類型的輸入和輸出，確定設計中存在多少緩沖器。值得注意的是在IBIS文件中一個模型可用于表示多個輸入或輸出。然而，如果C_Comp（結電容）和封裝參數不同，就需要不同的模型。

IBIS的模型結構輸入和輸出如下圖：

1.輸出結構，包含一個PMOS、一個NMOS、兩個ESD保護二極管、芯片的電容和封裝寄生參數：C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性，C_Comp為硅片上腳的壓焊盤電容。

圖片來源：芯語

2.輸入結構,包含兩個ESD保護二極管、芯片的電容和封裝寄生數：C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性，C_Comp為硅片上腳的壓焊盤電容。

圖片來源：芯語

IBIS文件結構

IBIS文件不是可執行文件；它是收集所有描述器件電器性能數據的文件，能在仿真器中使用。IBIS文件包括三個主要部分：

1.頭文件或關于文件、器件和公司的一般信息

2.器件名稱、引腳排列和引腳到緩沖器映射

圖片來源：Analog Device

3.模型數據，模型對應的Pulldown、Pullup、Power_Clamp、Gnd_Clamp的IlV數據表；Ramp數據；描述波形上升／下降沿的VIT數據表等

圖片來源：CSDN

IBIS模型可包含多個器件的特征。在這種情況下，第2和第3點隨包含的器件而重復多次。

IBIS在信號完整性中的應用

IBIS在信號完整性仿真中有不可或缺的作用，它可以作為一個源端和接收端。它可以被大多數的EDA軟件識別，并且在有些仿真的軟件中沒有IBIS模型，是不能進行時域仿真的。在IBIS模型的基礎之上，我們可以分析傳輸線上的信號完整性問題，包括源端到負載端的阻抗、串擾、反射、時延等時域問題。IBIS模型會把每個I/O或pin分為幾種狀態(輸入、輸出、浮空)，把這幾種狀態配置成幾種模型，通過調用I/O或pin的幾種模型來模擬輸入輸出。