衡阳派盒市场营销有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

帶時鐘接收器的DDR5設計方法

要長高 ? 來源:EETOP編譯 ? 2023-11-16 17:42 ? 次閱讀

在今年的 DesignCon 2023 活動中,美光科技(Micron)展示了所有關于 DDR5 設計挑戰的演講,例如DRAM 內部對決策反饋均衡器 ( DFE )的需求。西門子EDA(Siemens EDA)和 Micron 聯手撰寫了一份關于該主題的 25 頁詳細白皮書,我能夠從這篇短文中歸納出一些要點。

DDR5 規范于 2020 年推出,數據傳輸帶寬為 3200MT/s,需要均衡 (EQ) 電路來解決通道損傷問題。

DFE 旨在克服符號間干擾 ( ISI ) 的影響,美光的設計人員必須考慮 DRAM DFE 中的時鐘、Rx 眼圖評估、誤碼率 (BER) 和抖動分析。IBIS-AMI模型用于對 DDR5 行為以及 EDA 工具統計仿真流程進行建模。

DDR5 規范的一部分是 DRAM Rx 內部的 4-tap DFE,DFE查看過去接收的數據比特,以消除比特位中的任何ISI。DFE首先應用一個電壓偏移來消除ISI,然后限幅器將當前位量化為高位或低位。EETOP編譯自semiwiki

圖片

DDR5 規范中的典型 4-tap DFE

對于 DDR5,時鐘是差分選通信號(DQS_t、DQS_c),并且它沿著單端數據信號 (DQ) 轉發到 Rx。DQS 信號被緩沖,然后扇出到最多 8 個 DQ 鎖存器的時鐘輸入,從而導致時鐘樹延遲。

圖片

DQS 時鐘樹延遲

最大眼圖高度為 95mV,最大眼圖寬度為 0.25 單位間隔 (UI),或僅為 78.125ps。使用統計方法測量 1e-16 的 BER 是最實用的。

IBIS 模型已用于多代 DDR 系統,支持端到端系統仿真,但從 DDR5 開始添加 EQ 功能和 BER 眼圖模板要求,人們尋求新的仿真模型和分析。通過 IBIS-AMI 建模,可以實現快速、準確的 Si 仿真,可跨 EDA 工具移植,同時保護 IO 細節的 IP。IBIS-AMI支持統計和逐位仿真模式,統計流程如下所示。

圖片

統計仿真流程

這個流程的結果是一個統計學上的眼圖,可用于測量不同誤碼率水平下的眼圖輪廓。

DDR5仿真實例

使用 Micron 提供的 DQ 和 DQS IBIS-AMI 模型在HyperLynx LineSim工具中對 DDR5 仿真進行建模,以下是系統原理圖。

圖片

DDR5系統原理圖

EDA工具在指定的時鐘時間捕捉波形,其中時鐘時間內的時序不確定性被轉移到所產生的輸出眼圖中,在限幅器及其時鐘量化之前重建電壓和時序裕量。

圖片

Variable clock times

DQS 和 DQ 時序不確定性都會影響眼圖,類似于時序裕度。圖 A 顯示注入到 DQ 信號的抖動,圖 B 顯示注入到 DQS 信號的抖動。DQ(紅色)和 DQS(綠色)抖動一起顯示在圖 C 中。

圖片

Timing bathtub curve

甚至可以對各種組合中的 DQ 信號和 DQS 信號進行正弦抖動效應建模,以查看 BER 和時序浴盆曲線結果。DDR5 具有 Rj、Dj 和 Tj 測量,而不是周期和周期間抖動測量。可以模擬 Rx 和 Rj 值對 BER 圖的影響以及bathtub curve時序。

圖片

數據上的 Rx Rj 與數據和時鐘組合的比較

超越線性和時不變 (LTI) 建模,多重邊沿響應 (MER) 技術使用一組上升沿和下降沿。通過定制的高級 IBIS-AMI 流程,它對每個 MER 邊緣執行統計分析,然后將組合效果疊加到輸出眼圖中。

圖片

逐位高級仿真結果

在建模中添加 2% 的 Tx Rj 值可顯示更真實的 BER 降級圖結果。

總結

信號完整性效應主導 DDR5 系統的設計,因此要獲得準確的結果,需要對所有新的物理效應進行詳細建模。Rx AMI 模型的 IBS-AMI 規范已更新為使用轉發時鐘。Micron 展示了他們如何使用時鐘 DDR5 模擬流程來模擬新效應,包括非 LTI 效應,并實現 1e-16 及以下的 BER 模擬。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接收器
    +關注

    關注

    14

    文章

    2481

    瀏覽量

    72219
  • 仿真
    +關注

    關注

    50

    文章

    4124

    瀏覽量

    134005
  • 時鐘
    +關注

    關注

    11

    文章

    1747

    瀏覽量

    131804
  • DDR5
    +關注

    關注

    1

    文章

    430

    瀏覽量

    24212
收藏 人收藏

    評論

    相關推薦

    DDR5內存與DDR4內存性能差異

    DDR5內存與DDR4內存性能差異 隨著技術的發展,內存技術也在不斷進步。DDR5內存作為新一代的內存技術,相較于DDR4內存,在性能上有著顯著的提升。 1. 數據傳輸速率
    的頭像 發表于 11-29 14:58 ?775次閱讀

    DDR5內存的工作原理詳解 DDR5DDR4的主要區別

    DDR5內存的工作原理詳解 1. DDR5內存簡介 DDR5(Double Data Rate 5)是第五代雙倍數據速率同步動態隨機存取存儲
    的頭像 發表于 11-22 15:38 ?2156次閱讀

    揭秘DDR5的讀寫分離技術奧秘

    在系統級仿真中,與DDR4-3200 相比,更高數據速率下的 DDR5 的有效帶寬幾乎是其兩倍。這種改進是通過提高數據速率和增強架構來實現的。DDR5 包含從 3200 MT/s 到 8800 MT
    的頭像 發表于 11-14 11:12 ?663次閱讀
    揭秘<b class='flag-5'>DDR5</b>的讀寫分離技術奧秘

    無線時鐘接收器怎么連接

    無線時鐘接收器是一種設備,它能夠接收無線信號并將其轉換成時間信息,通常用于同步時鐘或作為時鐘源。這些接收
    的頭像 發表于 09-06 17:28 ?523次閱讀

    無線時鐘接收器串頻怎么回事

    無線時鐘接收器串頻問題是一個涉及無線電通信、時鐘同步和電子設備設計等多個領域的復雜問題。 1. 無線時鐘接收器的工作原理 無線
    的頭像 發表于 09-06 17:27 ?427次閱讀

    Rambus推出DDR5客戶端時鐘驅動器

    在追求極致性能與效率的科技浪潮中,Rambus再次引領行業前行,正式宣布推出面向下一代高性能臺式電腦與筆記本電腦的DDR5客戶端時鐘驅動器(CKD)。這一創新舉措標志著Rambus將其在服務領域的先進內存接口技術成功擴展至廣闊
    的頭像 發表于 09-03 15:26 ?612次閱讀

    Rambus推出DDR5客戶端時鐘驅動器,將業界領先的內存接口芯片產品擴展到高性能 PC領域

    通過豐富的服務內存專業知識滿足臺式和筆記本PC日益增長的AI、游戲和內容創作需求 新推出的客戶端產品,包括 DDR5客戶端時鐘驅動器和 SPD Hub 支持先進的DDR5客戶端 DI
    發表于 08-29 10:45 ?881次閱讀
    Rambus推出<b class='flag-5'>DDR5</b>客戶端<b class='flag-5'>時鐘驅動器</b>,將業界領先的內存接口芯片產品擴展到高性能 PC領域

    Introspect DDR5/LPDDR5總線協議分析儀

    DDR5 RDIMM測試系統,DDR5內存測試系統, DDR5 MR-DIMM測試系統,DDR5 RCD/DB芯片測試,DDR5芯片測試,
    發表于 08-06 12:03

    DDR5內存條上的時鐘走線

    DDR5標準JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內存條上時鐘阻抗還是跟著芯片、主板走的70-80歐姆。線寬相對而言比較細。不知道你開始使用
    的頭像 發表于 07-16 17:47 ?2193次閱讀
    <b class='flag-5'>DDR5</b>內存條上的<b class='flag-5'>時鐘</b>走線

    0706線下活動 I DDR4/DDR5內存技術高速信號專題設計技術交流活動

    米)02活動內容1、本次活動重點分析DDR4/DDR5的內存控制原理,內存控制技術中的讀寫原理方法、原理圖設計和關鍵的信號特征。講解DDR4/DDR
    的頭像 發表于 07-06 08:12 ?401次閱讀
    0706線下活動 I <b class='flag-5'>DDR</b>4/<b class='flag-5'>DDR5</b>內存技術高速信號專題設計技術交流活動

    瀾起科技率先試產DDR5時鐘驅動器( CKD )芯片

    上海2024年4月10日 /美通社/ -- 瀾起科技宣布在業界率先試產DDR5第一子代時鐘驅動器芯片(簡稱CKD),該產品應用于新一代客戶端內存,旨在提高內存數據訪問的速度及穩定性,以匹配日益提升
    的頭像 發表于 04-10 14:28 ?783次閱讀

    瀾起科技宣布在業界率先試產DDR5第一子代時鐘驅動器芯片

    瀾起科技宣布在業界率先試產DDR5第一子代時鐘驅動器芯片(簡稱CKD),該產品應用于新一代客戶端內存,旨在提高內存數據訪問的速度及穩定性,以匹配日益提升的CPU運行速度及性能。
    的頭像 發表于 04-10 10:40 ?593次閱讀

    瀾起科技DDR5一代時鐘驅動器芯片試產成功

    過去,寄存時鐘驅動器(RCD)芯片即具備時鐘驅動功能,常用于服務領域的 RDIMM 或 LRDIMM 模組,而尚未引入 PC 端前的道路。時至今日,隨著 DDR5 技術的迅猛發展,當
    的頭像 發表于 04-10 10:03 ?750次閱讀

    DDR5測試技術更新漫談

    工業類設備,從終端產品到數據中心,用于CPU進行數據處理運算的緩存。近20多年來,經歷了從SDRAM發展到DDR RAM,又從DDR發展到目前的DDR5,每一代 DDR 技術在帶寬、性
    的頭像 發表于 04-01 11:37 ?1222次閱讀
    <b class='flag-5'>DDR5</b>測試技術更新漫談

    DDR5內存接口芯片組如何利用DDR5 for DIMM的優勢?

    2021 年,JEDEC 宣布發布 JESD79-5 DDR5 SDRAM 標準,標志著行業向 DDR5 dual-inline memory modules (DIMM) 的過渡。
    的頭像 發表于 03-17 09:50 ?3235次閱讀
    <b class='flag-5'>DDR5</b>內存接口芯片組如何利用<b class='flag-5'>DDR5</b> for DIMM的優勢?
    大发888官网游戏平台| 百家乐官网技巧娱乐博彩| 玩百家乐技巧看路| 松桃| 百家乐贴| 真钱百家乐官网游戏大全| 百家乐棋| 怎么赢百家乐官网的玩法技巧和规则| 99棋牌游戏| 百家乐视频游戏帐号| 百家乐官网游戏群号| 娱乐网百家乐的玩法技巧和规则| 缅甸百家乐官网赌博现场下载| 大发888组件下载| 天玉经24山水法| 湾仔区| 百家乐有没有破解之法| 打百家乐官网庄闲的技巧| 大发888体育开户| 圣淘沙百家乐游戏| 百家乐官网视频游戏聊天| 大发888娱乐城游戏| 百家乐棋牌技巧| 百家乐官网视频游365| 大发888网站是多少| 网上百家乐能作弊吗| 百家乐官网趋势图怎么看| 大发888我爱好| 太阳城百家乐筹码租| 百家乐官网最新的投注方法| 大发888容易赢吗| 澳门百家乐规例| 百家乐官网最新产品| 大发888真钱赌场娱乐网规则| E乐博百家乐现金网| 百家乐官网博送彩金18| 曼哈顿娱乐城信誉| 百家乐23珠路打法| 澳门百家乐官网官方网站破解百家乐官网技巧 | 大发888游戏下载中心| 百家乐翻天快播粤语|