工業(yè)過程控制、便攜式醫(yī)療設備和自動化測試設備中使用的多路復用數(shù)據(jù)采集系統(tǒng)(DAS)需要更高的通道密度。在這些系統(tǒng)中，用戶希望測量多個傳感器和監(jiān)控器信號，并將很多輸入通道掃描至單個ADC或多個ADC中。多路復用的整體優(yōu)勢在于每通道所需的ADC數(shù)量較少，節(jié)省了印刷電路板(PCB)空間，降低 了功耗和成本。自動化測試設備和電源線路監(jiān)控應用中的某些系統(tǒng)要求每通道使用專門的采樣保持放大器和ADC，以便對輸入進行同步采樣，從而提升每通道的采樣速率，并保留相位信息，但代價是更多的PCB面積和更高的功耗。

系統(tǒng)設計人員根據(jù)最終應用的性能、功耗、尺寸和成本要求進行權衡取舍。它們從中選出一個轉換器架構和拓撲，并使用市場上提供的分立式或集成式元件實現(xiàn)信號鏈設計。圖1顯示了多路復用DAS的簡化框圖，可進行監(jiān)控并對多種傳感器類型進行順序采樣。某些情況下，信號鏈會利用多路復用器與ADC之間的緩沖放大器或可編程增益放大器。

圖1. 典型多路復用數(shù)據(jù)采集系統(tǒng)

當多路復用器切換通道時，在其輸入端會產(chǎn)生小電壓毛刺或反沖。該反沖與多路復用器的開啟和關斷時間、導通電阻以及負載電容成函數(shù)關系。具有低導通電阻的大開關通常需采用大輸出電容，而每次輸入端開關時，都必須將其充電至新電壓。如果輸出未能建立至新電壓，則將產(chǎn)生串擾誤差。因此，多路復用器帶寬必須足夠大，且多路復用器輸入端必須使用緩沖放大器或大電容，才能建立至滿量程階躍。此外，流過導通電阻的漏電流將產(chǎn)生增益誤差，因此這兩者都應盡可能小。

圖2顯示了基于電荷再分配電容數(shù)模轉換器(DAC)陣列的逐次逼近型寄存器(SAR)的基本轉換器架構。它在每一個轉換開始的邊沿上對輸入信號進行一次采樣，在每一個時鐘邊沿上進行位對比，并通過控制邏輯調(diào)節(jié)數(shù)模轉換器的輸出，直到該輸出極為接近地匹配模擬輸入。因此，它需要來自獨立外部時鐘的N個時鐘周期，以便以迭代方式實現(xiàn)單次N位轉換。

圖2. 基本SAR ADC架構

圖3顯示了基本的Σ-Δ型ADC架構，它以調(diào)制器的過采樣頻率(Kf_S)對模擬輸入信號連續(xù)采樣，其轉換輸出為Kf_S處系列采樣的加權均值。分辨率較高的Σ-Δ型ADC轉換時間較長，因為需要2^N次采樣才能完成單次轉換。

圖3. 基本Σ-Δ型ADC架構

內(nèi)部比較器噪聲和DAC線性度決定SAR ADC轉換的精度，而調(diào)制器中積分器的建立時間(開關)則決定Σ-Δ型ADC轉換的精度。SARADC面臨的一個挑戰(zhàn)是，驅(qū)動器放大器需要在一次轉換結束與下次轉換起始之間的采集時間內(nèi)建立其模擬輸入端注入的開關瞬變電流。

SAR ADC的輸入帶寬(數(shù)十MHz)比采樣頻率高。所需輸入信號帶寬一般在數(shù)十到數(shù)百kHz內(nèi)，因此，需要用抗混疊濾波器過濾掉折回目標帶寬的無用混疊信號。在Σ-Δ型ADC的情況下，所需輸入信號帶寬通常在DC至幾kHz之間，數(shù)字濾波器的輸入帶寬低于調(diào)制器的采樣頻率，因此，放寬了抗混疊要求。數(shù)字濾波器濾除目標帶寬以外的噪聲，抽取器則降低輸出數(shù)據(jù)速率，使其回落至奈奎斯特速率。

精密SAR ADC因為易用性、低功耗、小封裝和低延遲等特點而在很多應用中廣受青瞇，簡化了多路復用DAS的快速通道切換。精密Σ-Δ型ADC具有卓越的帶外抑制性能，而且在實現(xiàn)斬波功能的情況下，能抑制接近直流(50 Hz/60 Hz)的1/f噪聲成分，因而廣泛運用于工業(yè)應用和音頻應用中。在這種情況下，ADC的采樣速率是用高分辨率換來的。

SAR ADC固有異步屬性，可以快速設計控制環(huán)路，轉換相關的延遲或流水線延遲幾乎為零，并且對接近滿量程的步進輸入能作出快速響應——因此，它是很多多路復用應用的普遍選擇。而Σ-Δ型轉換器架構一般具有單調(diào)性(這意味著它能在任意時間點轉換)，并采用集成式調(diào)制器來實現(xiàn)要求以一個全局內(nèi)部或外部時鐘源來同步所有內(nèi)部模塊的過采樣和數(shù)字抽取濾波——結果導致非零周期延遲或建立時間問題。有些系統(tǒng)也依賴于統(tǒng)一的多通道數(shù)字化過程，其低延遲使采用SAR ADC的通道切換更方便快速。

除了數(shù)字濾波器的延遲(群延遲)，Σ-Δ型ADC還常用于多種類型的傳感器多路復用——比如溫度、壓力或稱重傳感器——從而以較低的輸出數(shù)據(jù)速率獲取小電壓變化，比如過程控制。這主要是因為它具有較高的分辨率、精度、噪聲和動態(tài)范圍性能，而SAR ADC通常要求每個通道配備低通濾波器或進行緩沖，結果會在空間和成本方面使問題復雜化。

某些精密SAR ADC較高的吞吐速率允許在數(shù)字化處理中以較高的掃描速率對多個通道進行多路復用，因而所需的ADC數(shù)量較低，節(jié)省了PCB面積和成本。精密Σ-Δ型ADC可以進行多路復用的輸出數(shù)據(jù)速率受限于數(shù)字濾波器類型的建立時間，這就限制了其為多路復用器通道建立快速滿量程瞬態(tài)的能力。建立時間還會因所使用的數(shù)字濾波器類型而不同。用戶必須等到數(shù)字濾波器的建立時間完全結束，才能取得有效的轉換結果，然后才能切換到下一個通道。某些內(nèi)置sinc (sinx/x)數(shù)字濾波器的Σ-Δ型ADC允許在單個周期內(nèi)完成建立或零延遲，方法是屏蔽內(nèi)部數(shù)字濾波器結果，同時在第一個轉換周期內(nèi)、或在開始新的采樣周期前輸出完全建立的數(shù)據(jù)結果。這些ADC的輸出數(shù)據(jù)速率始終低于其完全建立的延遲時間過后的速率。

兩類精密ADC在多路復用應用中面臨的共同問題是帶寬、建立時間和輸入范圍要求。在一個多路復用DAS中，當輸入通道切換到下一通道時，一個重大難題是ADC必須支持集成式和分立式多路復用精密DAS解決方案大電壓幅度步進的變化和快速轉換(哪怕是直流信號)，因為輸入步進可能從負滿量程電壓(有時候是接地)轉換為正滿量程電壓，反之亦然。

換言之，兩個輸入通道之間會在很短的時間內(nèi)產(chǎn)生大電壓步進，并且ADC輸入必須要能夠建立這個大電壓步進。這為ADC驅(qū)動器帶來了額外負擔，而且在這種情況下，ADC驅(qū)動器的大信號帶寬性能成為了選擇ADC驅(qū)動器的關鍵規(guī)格。在大幅度步進的情況下，非線性效應顯現(xiàn)，并且壓擺率和輸出電流特性會限制ADC驅(qū)動器的性能和輸出響應。多路復用器通道開關必須與ADC轉換引腳同步，并且在啟動轉換之后應當?shù)却欢屋^短的開關延遲(幾十ns)，然后再切換到下一通道，這樣可以有充分的時間建立所選通道。為了保證最大吞吐速率時的性能，多路復用系統(tǒng)的所有元件都必須在多路復用器切換與下一次轉換開始之間的時間里在ADC輸入端完成建立。

如今，市場上有集成式和分立式兩類多路復用應用解決方案，具體取決于客戶的需求。分立式多路復用解決方案的優(yōu)勢是，在基于性能求選擇合適的信號調(diào)理組件時具有較大的靈活性。用戶仍然需要面臨與通道切換、時序和建立時間相關的復雜設計問題。我們也可以認為，如果用戶可以切換多路復用器輸入通道，進行外部校準以排除誤差，靈活性仍然存在，但是，結果很可能會增加電路板尺寸和成本，犧牲性能和靈活性。有些客戶也會出于靈活性考慮，偏好自行對FPGA實施定制數(shù)字濾波，而不采用片內(nèi)集成的濾波器。

如果客戶使用集成式多路復用解決方案，則無需擔心通道切換、時序和建立時間問題。另外，這種方式可以提供獨立通道配置，而且?guī)в胁煌妮斎敕秶驼`差校準選項。這種情況下，客戶在信號調(diào)理方面的靈活性較低，但該方式可以簡化設計，節(jié)省面積和物料成本，同時還具有充足的性能。當今市場上現(xiàn)有的部分高度集成式SAR和Σ-Δ型ADC可以克服在設計精密DAS時面對的諸多挑戰(zhàn)。這些IC消除了對輸入信號進行緩沖、電平轉換、放大、衰減或以其他方式調(diào)理的必要性。它們還消除了共模抑制、噪聲、通道切換、時序和建立時間等方面的擔憂。

選擇SAR或Σ-Δ型轉換器架構時，系統(tǒng)設計人員應當根據(jù)多路復用數(shù)據(jù)采集系統(tǒng)的性能、功耗、尺寸和成本要求考慮本文中的設計優(yōu)缺點。