準(zhǔn)備工作及注意事項(xiàng)
軟件環(huán)境
軟件開發(fā)環(huán)境基于Vivado 2023.2
硬件環(huán)境
開發(fā)板型號(hào):VD100
芯片型號(hào):xcve2302-sfva784-1LP-e-s
腳本建立Vivado工程
每個(gè)工程下面都有一個(gè)生成vivado的腳本,用于重建vivado工程,有兩種方法可以使用,一是利用批處理文件,右鍵編輯create_project.bat
將路徑換成自己電腦上的vivado安裝路徑,保存,然后雙擊即可生成vivado工程。
第二種方法是打開vivado軟件,先用cd命令進(jìn)入auto_create_project目錄,然后運(yùn)行source ./create_project.tcl命令。
腳本建立Vitis工程
由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時(shí)間,我們提供了Vitis工程的python腳本,在每個(gè)工程下都有個(gè)vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動(dòng)創(chuàng)建工程的腳本
大家需要做的是右鍵編輯builder.py文件,vitis路徑換成自己電腦的安裝路徑
保存之后,打開vitis軟件
打開新的terminal
使用cd命令進(jìn)入vitis工程路徑,并輸入vitis -i,進(jìn)入vitis CLI
輸入run -t builder.py,回車
創(chuàng)建完成
點(diǎn)擊Open Workspace切換到vitis工作目錄
可以看到創(chuàng)建好的工程
這個(gè)時(shí)候,APP工程和platform可能沒有關(guān)聯(lián)好,要手動(dòng)關(guān)聯(lián)。可以先把platform編譯一遍。
選中component,點(diǎn)設(shè)置,點(diǎn)擊switch platform
再build工程,即可使用
審核編輯:劉清
-
python
+關(guān)注
關(guān)注
56文章
4807瀏覽量
85040 -
Vivado
+關(guān)注
關(guān)注
19文章
815瀏覽量
66892
原文標(biāo)題:【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)
文章出處:【微信號(hào):ALINX,微信公眾號(hào):ALINX】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之Versal介紹(2)
![<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b><b class='flag-5'>Versal</b>介紹(2)](https://file1.elecfans.com/web2/M00/C3/CA/wKgaomXoQkeAANK9AAAcrEUPitw728.jpg)
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)
![【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b><b class='flag-5'>準(zhǔn)備工作</b>(<b class='flag-5'>1</b>)](https://file1.elecfans.com/web2/M00/C3/13/wKgZomXpbkuAdo1wAAAGczpo23E506.png)
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹(2)
![【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b> <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>之</b> <b class='flag-5'>Versal</b> 介紹(2)](https://file1.elecfans.com/web2/M00/C4/01/wKgaomXpc4CAdotmAAESc7mijLA820.png)
AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)
![<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>AI</b> <b class='flag-5'>Edge</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>PL LED實(shí)驗(yàn)(3)](https://file1.elecfans.com/web2/M00/C4/2A/wKgZomXxWMGAdZZoAAAgcu5siXw622.png)
AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL LED實(shí)驗(yàn)(3)
在Vivado中構(gòu)建AMD Versal可擴(kuò)展嵌入式平臺(tái)示例設(shè)計(jì)流程
![在Vivado中構(gòu)建<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>可擴(kuò)展嵌入式<b class='flag-5'>平臺(tái)</b>示例設(shè)計(jì)流程](https://file1.elecfans.com/web2/M00/C7/93/wKgZomYU7BuAUAuuAABQ0xwIj6c127.png)
自適應(yīng)計(jì)算加速平臺(tái) 功能超CPU和FPGA
Xilinx推出Versal:業(yè)界首款自適應(yīng)計(jì)算加速平臺(tái),支持快速創(chuàng)新
賽靈思發(fā)布自適應(yīng)計(jì)算加速平臺(tái)芯片系列Versal
賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)
![賽靈思<b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)](https://file.elecfans.com/web1/M00/F0/FA/o4YBAGCvDmqAR3c4AAANIavrpXs863.jpg)
賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)指南
Versal:首款自適應(yīng)計(jì)算加速平臺(tái)(ACAP)
![<b class='flag-5'>Versal</b>:首款<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>(ACAP)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評(píng)論